半导体装置制造方法及图纸

半导体装置，在第1沟槽(13a)上隔着第1栅极绝缘膜(14a)配置有第1栅极电极(15a)，并且在第2沟槽(13b)上隔着第2栅极绝缘膜(14b)配置有第2栅极电极(15b)，第1栅极电极(15a)被施加栅极电压，第2栅极电极(15b)与第1电极(19)电连接。并且，将第2栅极绝缘膜(14b)之中在第2沟槽(13b)的侧面的与漂移层(11)相接的区域上形成的所有部分的每单位面积的第2电容，设为第1栅极绝缘膜(14a)之中在第1沟槽(13a)的侧面的与基极层(12)相接的区域上形成的部分的每单位面积的第1电容以下，并且使至少一部分的第2电容比第1电容小。

Semiconductor Device

A semiconductor device is provided with a first gate electrode (15a) separated from the first gate insulating film (14a) in the first groove (13a), and a second gate electrode (15b) is arranged across the second groove (13b), and the first gate electrode (15a) is applied with a grid voltage, and the second gate electrode (15b) is electrically connected with the first electrode (19). In addition, the second capacitance per unit area of all parts formed in the second gate insulating film (14b) on the side of the second groove (13b) in the area adjacent to the drift layer (11) is set below the first capacitance per unit area of the part formed on the side of the first groove (13a) in the area adjacent to the base layer (12) in the first gate insulating film (14a), and the second capacitance per unit area of at least one part is made. Capacitance is smaller than capacitance 1.

【技术实现步骤摘要】
【国外来华专利技术】半导体装置相关申请的相互参照本申请基于2016年11月15日提出的日本专利申请第2016－222540号，这里通过参照而引用其记载内容。
本专利技术涉及形成有沟槽栅型的绝缘栅型双极晶体管(以下简称作IGBT)元件的半导体装置。
技术介绍
以往，提出了使用形成有IGBT元件的半导体装置作为在逆变器等中使用的开关元件的技术(例如，参照专利文献1)。例如，形成有IGBT元件的半导体装置具有N－型的漂移层，在该漂移层上形成有P型的基极层。并且，以将基极层贯通的方式形成有多个沟槽，在各沟槽中，以将沟槽的壁面覆盖的方式形成有栅极绝缘膜，并且在栅极绝缘膜上形成有栅极电极。进而，在基极层的表层部，以与沟槽的侧面相接的方式形成有N+型的发射极区域。此外，在夹着漂移层而与基极层相反的一侧，形成有P型的集电极层。并且，形成有与基极层及发射极区域电连接的上部电极，并形成有与集电极层电连接的下部电极。在这样的半导体装置中，为了实现导通损耗的降低，将多个栅极电极的一部分栅极电极与上部电极连接而设为与该上部电极相同的电位。即，将多个栅极电极的一部分栅极电极作为伪栅极电极。现有技术文献专利文献专利文献1：日本特开2004－22941号公报
技术实现思路
但是，在上述半导体装置中，本专利技术者们的详细研究表明，由于栅极电极的一部分与上部电极连接，所以当从不流过电流的截止状态向使电流流过的导通状态转移时，开关损耗容易变大。本专利技术的目的在于，提供能够减少从截止状态向导通状态转移时的开关损耗的半导体装置。根据本专利技术的1个技术方案，半导体装置具备：第1导电型的漂移层；第2导电型的基极层，形成在漂移层上；第2导电型的集电极层，形成在漂移层中的基极层侧的相反侧；栅极绝缘膜，分别形成在以将基极层贯通而到达漂移层的方式形成的多个沟槽的壁面；多个栅极电极，分别形成在栅极绝缘膜上；第1导电型的发射极区域，形成在基极层的表层部，与沟槽相接；第1电极，与基极层及发射极区域电连接；以及第2电极，与集电极层电连接；多个栅极电极中，一部分的栅极电极被施加栅极电压，其余部分的栅极电极通过与第1电极电连接而成为与第1电极相同的电位；设配置一部分的栅极电极的沟槽为第1沟槽，设配置其余部分的栅极电极的沟槽为第2沟槽，设形成于第1沟槽的壁面的栅极绝缘膜为第1栅极绝缘膜，设形成于第2沟槽的壁面的栅极绝缘膜为第2栅极绝缘膜，第2栅极绝缘膜之中在第2沟槽的侧面的与漂移层相接的区域上形成的所有部分的每单位面积的第2电容，被设为第1栅极绝缘膜之中在第1沟槽的侧面的与基极层相接的区域上形成的部分的每单位面积的第1电容以下，并且至少一部分的第2电容比第1电容小。由此，半导体装置当从截止状态向导通状态转移时，在漂移层中的与第2沟槽相接的部分不易形成反型层，耗尽层的扩展被抑制。因而，在这样的半导体装置中，能够抑制供给到漂移层中的载流子(例如空穴)经由反型层移出。因此，这样的半导体装置能够较早地使集电极－发射极间电压下降到最小值，能够实现开关损耗的减小。附图说明图1是第1实施方式的半导体装置的剖视图。图2是表示半导体装置从截止状态向导通状态转移时的栅极－发射极间电压Vge、集电极－发射极间电流Ice以及集电极－发射极间电压Vce的关系的时间图。图3A是表示图1所示的半导体装置在图2中的时点T1的空穴密度的仿真结果。图3B是表示图1所示的半导体装置在图2中的时点T2的空穴密度的仿真结果。图3C是表示图1所示的半导体装置在图2中的时点T3的空穴密度的仿真结果。图3D是表示图1所示的半导体装置在图2中的时点T4的空穴密度的仿真结果。图3E是表示图1所示的半导体装置在图2中的时点T5的空穴密度的仿真结果。图3F是表示图1所示的半导体装置在图2中的时点T6的空穴密度的仿真结果。图3G是表示图1所示的半导体装置在图2中的时点T7的空穴密度的仿真结果。图4A是表示以往的半导体装置在图2中的时点T1的空穴密度的仿真结果。图4B是表示以往的半导体装置在图2中的时点T2的空穴密度的仿真结果。图4C是表示以往的半导体装置在图2中的时点T3的空穴密度的仿真结果。图4D是表示以往的半导体装置在图2中的时点T4的空穴密度的仿真结果。图4E是表示以往的半导体装置在图2中的时点T5的空穴密度的仿真结果。图4F是表示以往的半导体装置在图2中的时点T6的空穴密度的仿真结果。图4G是表示以往的半导体装置在图2中的时点T7的空穴密度的仿真结果。图5是表示与图4E对应的空穴电流的仿真结果。图6是第2实施方式的半导体装置的剖视图。图7是第3实施方式的半导体装置的剖视图。图8是第4实施方式的半导体装置的剖视图。具体实施方式以下，基于附图对本专利技术的实施方式进行说明。另外，在以下的各实施方式中，对于相互相同或等同的部分赋予相同的附图标记而进行说明。(第1实施方式)对第1实施方式进行说明。另外，本实施方式的半导体装置适合作为在例如逆变器、DC/DC变换器等的电源电路中使用的功率开关元件来使用。如图1所示，半导体装置具有作为漂移层11发挥功能的N－型的半导体基板10。并且，在漂移层11上(即，半导体基板10的一面10a侧)，形成有P型的基极层12。此外，在半导体基板10，形成有将基极层12贯通而到达漂移层11的多个沟槽13a、13b，基极层12被多个沟槽13a、13b隔断。在本实施方式中，多个沟槽13a、13b沿着半导体基板10的一面10a的面方向中的一个方向(即，图1中纸面进深方向)以条状等间隔地形成。以下，设沟槽13a为第1沟槽13a、设沟槽13b为第2沟槽13b而进行说明。第1沟槽13a被第1栅极绝缘膜14a和第1栅极电极15a填埋，第1栅极绝缘膜14a以将第1沟槽13a的壁面覆盖的方式形成，第1栅极电极15a形成在该第1栅极绝缘膜14a之上。同样，第2沟槽13b被第2栅极绝缘膜14b和第2栅极电极15b填埋，第2栅极绝缘膜14b以将第2沟槽13b的壁面覆盖的方式形成，第2栅极电极15b形成在该第2栅极绝缘膜14b之上。另外，在本实施方式中，第1栅极绝缘膜14a及第2栅极绝缘膜14b分别由硅氧化膜(SiO2)等构成，第1栅极电极15a及第2栅极电极15b分别由多晶硅等构成。此外，在本实施方式中，第1沟槽13a及第2沟槽13b在与第1沟槽13a及第2沟槽13b的延伸设置方向正交且沿着半导体基板10的面方向的方向(即，图1中纸面左右方向)上交替地形成。但是，第1沟槽13a及第2沟槽13b例如也可以在与第1沟槽13a及第2沟槽13b的延伸设置方向正交且沿着半导体基板10的面方向的方向上各集中形成多个，配置顺序可以适当变更。这里，对本实施方式的第1栅极绝缘膜14a及第2栅极绝缘膜14b的结构进行说明。第1栅极绝缘膜14a在第1沟槽13a的壁面上按每部分而厚度大致均匀。具体而言，第1栅极电极15a如后述那样，与外部的栅极电路连接，被从该栅极电路施加规定的栅极电压，以使得在基极层12中的与第1沟槽13a相接的部分形成反型层(即沟道区域)。即，第1栅极绝缘膜14a中的与基极层12相接的部分的厚度被规定为能够形成反型层的厚度。换言之，第1栅极绝缘膜14a中的与基极层12相接的部分的厚度由决定MOS栅极的阈值电压Vth的部分的厚度规定。并且，第1栅极绝缘膜本文档来自技高网...

【技术保护点】
1.一种半导体装置，在栅极绝缘膜(14a、14b)上配置有栅极电极(15a、15b)，其特征在于，具备：第1导电型的漂移层(11)；第2导电型的基极层(12)，形成在上述漂移层上；第2导电型的集电极层(21)，形成在上述漂移层中的上述基极层侧的相反侧；上述栅极绝缘膜，分别形成在以将上述基极层贯通而到达上述漂移层的方式形成的多个沟槽(13a、13b)的壁面；多个上述栅极电极，分别形成在上述栅极绝缘膜上；第1导电型的发射极区域(16)，形成在上述基极层的表层部，与上述沟槽相接；第1电极(19)，与上述基极层及上述发射极区域电连接；以及第2电极(22)，与上述集电极层电连接；多个上述栅极电极中，一部分的栅极电极(15a)被施加栅极电压，其余部分的栅极电极(15b)通过与上述第1电极电连接而成为与上述第1电极相同的电位；将配置上述一部分的栅极电极的沟槽设为第1沟槽(13a)，将配置上述其余部分的栅极电极的沟槽设为第2沟槽(13b)，将形成于上述第1沟槽的壁面的栅极绝缘膜设为第1栅极绝缘膜(14a)，将形成于上述第2沟槽的壁面的栅极绝缘膜设为第2栅极绝缘膜(14b)，上述第2栅极绝缘膜之中在上述第2沟槽的侧面的与上述漂移层相接的区域上形成的所有部分的每单位面积的第2电容，被设为上述第1栅极绝缘膜之中在上述第1沟槽的侧面的与上述基极层相接的区域上形成的部分的每单位面积的第1电容以下，并且至少一部分的第2电容比第1电容小。...

【技术特征摘要】
【国外来华专利技术】2016.11.15 JP 2016-2225401.一种半导体装置，在栅极绝缘膜(14a、14b)上配置有栅极电极(15a、15b)，其特征在于，具备：第1导电型的漂移层(11)；第2导电型的基极层(12)，形成在上述漂移层上；第2导电型的集电极层(21)，形成在上述漂移层中的上述基极层侧的相反侧；上述栅极绝缘膜，分别形成在以将上述基极层贯通而到达上述漂移层的方式形成的多个沟槽(13a、13b)的壁面；多个上述栅极电极，分别形成在上述栅极绝缘膜上；第1导电型的发射极区域(16)，形成在上述基极层的表层部，与上述沟槽相接；第1电极(19)，与上述基极层及上述发射极区域电连接；以及第2电极(22)，与上述集电极层电连接；多个上述栅极电极中，一部分的栅极电极(15a)被施加栅极电压，其余部分的栅极电极(15b)通过与上述第1电极电连接而成为与上述第1电极相同的电位；将配置上述一部分的栅极电极的沟槽设为第1沟槽(13a)，将配置上述其余部分的栅极...

【专利技术属性】
技术研发人员：住友正清，
申请(专利权)人：株式会社电装，
类型：发明
国别省市：日本,JP