一种集成启动管、采样管和电阻的DMOS及其制造方法技术

本发明专利技术公开了一种集成启动管、采样管和电阻的DMOS及其制造方法。该DMOS包括共用的衬底和设置在衬底上侧的外延层，在外延层上集成设置主MOS管、采样管和启动管，主MOS管、采样管和启动管Drain端相连、主MOS管和采样管Gate端相连，启动端的Gate和source是独立的，同时Gate端通过一个电阻连到Drain端。本发明专利技术可以降低电路中启动的损耗和电流采样的损耗，降低待机功耗。提高能源转换效率。同时集成启动管、采样管、电阻的工艺和普通DMOS工艺兼容，可以降低成本。

A DMOS with Integrated Starter Tube, Sampling Tube and Resistor and Its Manufacturing Method

The invention discloses a DMOS integrated starter tube, sampling tube and resistance and a manufacturing method thereof. The DMOS consists of a common substrate and an epitaxy layer on the upper side of the substrate. On the epitaxy layer, a main MOS tube, a sampling tube and a starter tube are integrated. The main MOS tube, a sampling tube and a starter tube are connected at the Drain end, the main MOS tube and a sampling tube are connected at the Gate end. Gate and source at the starter end are independent, and the Gate end is connected to the Drain end through a resistance. The invention can reduce the starting loss and the current sampling loss in the circuit, and reduce the standby power consumption. Improve energy conversion efficiency. At the same time, the process of integrating starter, sampler and resistor is compatible with ordinary DMOS process, which can reduce the cost.

【技术实现步骤摘要】
一种集成启动管、采样管和电阻的DMOS及其制造方法
本专利技术涉及半导体器件及其制造领域，具体涉及一种集成启动管、采样管和电阻的DMOS及其制造方法。
技术介绍
DMOS与CMOS器件结构类似，也有源、漏、栅等电极，但是漏端击穿电压高。DMOS主要有两种类型，垂直双扩散金属氧化物半导体场效应管和横向双扩散金属氧化物半导体场效应管。现有的DMOS产品一般为单独的部件，在使用时与采样管、启动管和电阻等外部连接配合形成相应的电路。这种电路的启动的损耗和电流采样的损耗较高，并且各自分别制造的成本较高。
技术实现思路
本专利技术的目的是针对现有技术存在的不足，提供一种集成启动管、采样管和电阻的DMOS及其制造方法。为实现上述目的，在第一方面，本专利技术提供了一种集成启动管、采样管和电阻的DMOS，包括共用的衬底和设置在衬底上侧的外延层，所述外延层上侧生长有掩蔽层，所述外延层上部设有终端耐压环、采样管有源区、启动管有源区、主MOS管有源区以及主MOS管有源区、采样管有源区和启动管有源区之间的隔离区，所述掩蔽层的上侧生长有场氧层，刻蚀掉所述主MOS管有源区、采样管有源区和启动管有源区上侧的掩蔽层和场氧层，以分别打开其有源区，所述有源区进行JFET注入和JFET退火操作，以分别降低主MOS管、采样管和启动管的导通电阻，所述有源区及场氧层的上侧长有栅氧化层，在栅氧化层上侧沉积有多晶，并将所述多晶刻蚀形成采样管、启动管和主MOS管的元胞区多晶和设置在终端耐压环上侧的多晶电阻条，所述多晶电阻条一端连接启动管的门极，其另一端连接衬底，在无多晶和场氧层覆盖的外延层内设有P阱，所述P阱一端与隔离区连接，其另一端内分别设有采样管、启动管和主MOS管的源区，所述元胞区多晶、多晶电阻条、场氧层及P阱的上侧沉积有介质层，所述介质层上刻蚀有接触孔，所述介质层上侧和接触孔内溅射有铝层，所述铝层经刻蚀形成采样管、启动管和主MOS管的栅区和源区。进一步的，所述隔离区包括两个以上的耐压环结构，所述隔离区中两个相邻的耐压环之间的距离为8μm-25μm。进一步的，所述栅氧化层的厚度为700-1200Å，沉积多晶的厚度为6000-8000Å，所述多晶电阻条的宽度为0.8μm-2.5μm。进一步的，所述掩蔽层的厚度为300-500Å，所述场氧层的厚度为20000Å。进一步的，所述介质层为硼磷硅玻璃层，其厚度为11000Å。进一步的，所述铝层的厚度为4μm，所述铝层和介质层的上侧沉积有氮化硅钝化层，所述钝化层的厚度为7000Å-12000Å，所述钝化层上刻蚀有采样管、启动管和主MOS管的栅极和源极的开口区。进一步的，所述衬底的原始厚度为625-675μm，所述衬底从下侧减小至剩余厚度为200μm-300μm，且其下表面依次蒸发有钛层、镍层和银层。在第二方面，本专利技术还提供了一种集成启动管、采样管和电阻的DMOS的制造方法，包括以下步骤：步骤1：提供衬底，在衬底上侧制作外延层，在外延层上侧生长掩蔽层，并制作出终端耐压环、主MOS管有源区、采样管有源区、启动管有源区以及主MOS管有源区、采样管有源区和启动管有源区之间的隔离区；步骤2：在掩蔽层的上侧生长场氧层，并刻蚀掉主MOS管有源区、采样管有源区和启动管有源区上侧的掩蔽层和场氧层，以分别打开其有源区；步骤3：向有源区内依次进行JFET注入和JFET退火操作，以分别降低主MOS管、采样管和启动管的导通电阻；步骤4：在所述有源区及场氧层的上侧长栅氧化层，在栅氧化层上侧沉积多晶，并将所述多晶刻蚀形成采样管、启动管和主MOS管的元胞区多晶和设置在终端耐压环上侧的多晶电阻条，所述多晶电阻条一端连接启动管的门极，其另一端连接衬底；步骤5：在无多晶和场氧层覆盖的外延层内制作P阱；步骤6：在所述P阱内经NSD光刻、注入和推阱形成所述采样管、启动管和主MOS管的源区；步骤7：在所述元胞区多晶、多晶电阻条、场氧层及P阱的上侧沉积介质层，并在介质层上刻蚀出接触孔；步骤8：在介质层上侧和接触孔内溅射形成铝层，并将铝层刻蚀形采样管、启动管和主MOS管的栅区和源区。进一步的，所述隔离区包括两个以上的耐压环结构，所述隔离区中两个相邻的耐压环之间的距离为8μm-25μm。进一步的，所述终端耐压环与隔离区经光刻并进行ring注入和推阱操作形成，ring注入能量：110Kev-130Kev，注入剂量：1.2E13-2.8E13，注入的元素：硼。进一步的，所述JFET注入能量：100Kev-140Kev，JFET注入剂量：1.8E12-4E12，JFET注入的元素：磷；所述JFET退火的温度：1150℃，JFET退火时间：120-150分钟。进一步的，所述栅氧化层的厚度为700-1200Å，沉积多晶的厚度为6000-8000Å，所述多晶电阻条的宽度为0.8μm-2.5μm。进一步的，所述掩蔽层的厚度为300-500Å，所述场氧层的厚度为20000Å。进一步的，所述NSD注入的元素：磷，NSD推阱温度：950℃，NSD推阱时间：25分钟。进一步的，所述介质层为硼磷硅玻璃层，其厚度为11000Å。进一步的，所述步骤5中的P阱经注入硼元素形成，注入能量：60Kev-120Kev，注入剂量：4E13-8E13。进一步的，所述铝层的厚度为4μm，还包括以下步骤：步骤9：在铝层和介质层的上侧沉积氮化硅钝化层，所述钝化层的厚度为7000Å-12000Å，并在钝化层上刻蚀出采样管、启动管和主MOS管的栅极和源极的开口区。进一步的，所述衬底的原始厚度为625-675μm，还包括以下步骤：步骤10：将衬底从下侧减小至剩余厚度为200μm-300μm；步骤11：在衬底的下表面依次蒸发钛、镍和银。有益效果：本专利技术可以降低电路中启动的损耗和电流采样的损耗，降低待机功耗。提高能源转换效率。同时集成启动管、采样管、电阻的工艺和普通DMOS工艺兼容，可以降低成本。附图说明图1是集成启动管、采样管和电阻的DMOS的俯视示意图；图2是集成启动管、采样管和电阻的DMOS的电路结构示意图；图3是集成启动管、采样管和电阻的DMOS的制造方法中的步骤1的示意图；图4是集成启动管、采样管和电阻的DMOS的制造方法中的步骤2的示意图；图5是集成启动管、采样管和电阻的DMOS的制造方法中的步骤3的示意图；图6是集成启动管、采样管和电阻的DMOS的制造方法中的步骤4的示意图；图7是集成启动管、采样管和电阻的DMOS的制造方法中的步骤5的示意图；图8是集成启动管、采样管和电阻的DMOS的制造方法中的步骤6的示意图；图9是集成启动管、采样管和电阻的DMOS的制造方法中的步骤7的示意图；图10是集成启动管、采样管和电阻的DMOS的制造方法中的步骤7的示意图；图11是集成启动管、采样管和电阻的DMOS的制造方法中的步骤8的示意图；图12是集成启动管、采样管和电阻的DMOS的制造方法中的步骤9的示意图。具体实施方式下面结合附图和具体实施例，进一步阐明本专利技术，本实施例在以本专利技术技术方案为前提下进行实施，应理解这些实施例仅用于说明本专利技术而不用于限制本专利技术的范围。如图1至12所示，本专利技术实施例提供了一种集成启动管、采样管和电阻的DMOS，包括共用的衬底1和设置在衬底1上侧的外延层2。衬底1采用N型（100）晶向，采用本文档来自技高网...

【技术保护点】
1.一种集成启动管、采样管和电阻的DMOS，其特征在于，包括共用的衬底和设置在衬底上侧的外延层，所述外延层上侧生长有掩蔽层，所述外延层上部设有终端耐压环、采样管有源区、启动管有源区、主MOS管有源区以及主MOS管有源区、采样管有源区和启动管有源区之间的隔离区，所述掩蔽层的上侧生长有场氧层，刻蚀掉所述主MOS管有源区、采样管有源区和启动管有源区上侧的掩蔽层和场氧层，以分别打开其有源区，所述有源区进行JFET注入和JFET退火操作，以分别降低主MOS管、采样管和启动管的导通电阻，所述有源区及场氧层的上侧长有栅氧化层，在栅氧化层上侧沉积有多晶，并将所述多晶刻蚀形成采样管、启动管和主MOS管的元胞区多晶和设置在终端耐压环上侧的多晶电阻条，所述多晶电阻条一端连接启动管的门极，其另一端连接衬底，在无多晶和场氧层覆盖的外延层内设有P阱，所述P阱一端与隔离区连接，其另一端内分别设有采样管、启动管和主MOS管的源区，所述元胞区多晶、多晶电阻条、场氧层及P阱的上侧沉积有介质层，所述介质层上刻蚀有接触孔，所述介质层上侧和接触孔内溅射有铝层，所述铝层经刻蚀形成采样管、启动管和主MOS管的栅区和源区。

【技术特征摘要】
1.一种集成启动管、采样管和电阻的DMOS，其特征在于，包括共用的衬底和设置在衬底上侧的外延层，所述外延层上侧生长有掩蔽层，所述外延层上部设有终端耐压环、采样管有源区、启动管有源区、主MOS管有源区以及主MOS管有源区、采样管有源区和启动管有源区之间的隔离区，所述掩蔽层的上侧生长有场氧层，刻蚀掉所述主MOS管有源区、采样管有源区和启动管有源区上侧的掩蔽层和场氧层，以分别打开其有源区，所述有源区进行JFET注入和JFET退火操作，以分别降低主MOS管、采样管和启动管的导通电阻，所述有源区及场氧层的上侧长有栅氧化层，在栅氧化层上侧沉积有多晶，并将所述多晶刻蚀形成采样管、启动管和主MOS管的元胞区多晶和设置在终端耐压环上侧的多晶电阻条，所述多晶电阻条一端连接启动管的门极，其另一端连接衬底，在无多晶和场氧层覆盖的外延层内设有P阱，所述P阱一端与隔离区连接，其另一端内分别设有采样管、启动管和主MOS管的源区，所述元胞区多晶、多晶电阻条、场氧层及P阱的上侧沉积有介质层，所述介质层上刻蚀有接触孔，所述介质层上侧和接触孔内溅射有铝层，所述铝层经刻蚀形成采样管、启动管和主MOS管的栅区和源区。2.根据权利要求1所述的集成启动管、采样管和电阻的DMOS，其特征在于，所述隔离区包括两个以上的耐压环结构，所述隔离区中两个相邻的耐压环之间的距离为8μm-25μm。3.根据权利要求1所述的集成启动管、采样管和电阻的DMOS，其特征在于，所述栅氧化层的厚度为700-1200Å，沉积多晶的厚度为6000-8000Å，所述多晶电阻条的宽度为0.8μm-2.5μm。4.一种如权利要求1所述的集成启动管、采样管和电阻的DMOS的制造方法，其特征在于，包括以下步骤：步骤1：提供衬底，在衬底上侧制作外延层，在外延层上侧生长掩蔽层，并制作出终端耐压环、主MOS管有源区、采样管有源区、启动管有源区以及主MOS管有源区、采样管有源区和启动管有源区之间的隔离区；步骤2：在掩蔽层的上侧生长场氧层，并刻蚀掉主MOS管有源区、采样管有源区和启动管有源区上侧的掩蔽层和场氧层，以分别打开其有源区；步骤3：向有源区内依次进行JFET注入和JFE...

【专利技术属性】
技术研发人员：胡兴正，陈虞平，刘海波，
申请(专利权)人：南京华瑞微集成电路有限公司，
类型：发明
国别省市：江苏,32