一种同步信息产生电路及多系统时基同步平台技术方案

本实用新型专利技术公开了一种同步信息产生电路，包括FPGA芯片，FPGA芯片连有提供工作时钟的外部参考时钟，FPGA芯片与PCI桥相连，所述PCI桥与PCI总线接口相连。本实用新型专利技术还公开了一种多系统时基同步平台，包括主同步装置，主同步装置连有若干个从同步装置，从同步装置连有若干个分路装置，分路装置连有若干个子系统，主同步装置和从同步装置包含上述同步信息产生电路。本实用新型专利技术的一种同步信息产生电路及多系统时基同步平台，使得多个子系统在每一个同步帧信号到来时获得工作参数，按照统一的节拍有序工作。

A Synchronization Information Generation Circuit and Multi-System Time-Base Synchronization Platform

The utility model discloses a synchronous information generation circuit, which comprises a FPGA chip connected with an external reference clock providing a working clock, a FPGA chip connected with a PCI bridge, and the PCI bridge connected with a PCI bus interface. The utility model also discloses a multi-system time-based synchronization platform, which comprises a master synchronization device, a master synchronization device connected with several slave synchronization devices, a slave synchronization device connected with several shunting devices, a shunting device connected with several subsystems, and a master synchronization device and a slave synchronization device comprising the above synchronization information generation circuit. The utility model provides a synchronization information generation circuit and a multi-system time-base synchronization platform, which enables multiple subsystems to obtain working parameters when each synchronization frame signal arrives and work in an orderly manner according to a unified beat.

【技术实现步骤摘要】
一种同步信息产生电路及多系统时基同步平台
本技术涉及一种同步信息产生电路及多系统时基同步平台，属于电子

技术介绍
分布式系统间要实现时间上的同步工作，通常是使用主系统时钟脉冲来校准本地时钟，但各分系统上本地时钟各自不一，校准后难免会存在偏差。而且校准过程会占用硬件和软件资源，不能长时间保持实时同步。
技术实现思路
本技术要解决的技术问题是，提供一种避免校准过程会占用硬件和软件资源、能够长时间保持实时同步且校准准确的同步信息产生电路及多系统时基同步平台。为解决上述技术问题，本技术采用的技术方案为：一种同步信息产生电路，包括FPGA芯片，所述FPGA芯片连有提供工作时钟的外部参考时钟，所述FPGA芯片与PCI桥相连，所述PCI桥与PCI总线接口相连，所述PCI总线接口用于同步帧信号的周期参数、复位指令的下载和时标信息的上传，所述FPGA芯片连有电平驱动a，所述电平驱动a连有RJ45接口a和RJ45接口b，所述RJ45接口a用于同步帧信号和复位信号的输入，所述RJ45接口a用于同步帧信号和复位信号的输出。所述FPGA芯片连有电平驱动b，所述电平驱动b连有J30J接口，所述J30J接口作为本文档来自技高网...

【技术保护点】
1.一种同步信息产生电路，其特征在于：包括FPGA芯片，所述FPGA芯片连有提供工作时钟的外部参考时钟，所述FPGA芯片与PCI桥相连，所述PCI桥与PCI总线接口相连，所述PCI总线接口用于同步帧信号的周期参数、复位指令的下载和时标信息的上传，所述FPGA芯片连有电平驱动a，所述电平驱动a连有RJ45接口a和RJ45接口b，所述RJ45接口a用于同步帧信号和复位信号的输入，所述RJ45接口a用于同步帧信号和复位信号的输出。

【技术特征摘要】
1.一种同步信息产生电路，其特征在于：包括FPGA芯片，所述FPGA芯片连有提供工作时钟的外部参考时钟，所述FPGA芯片与PCI桥相连，所述PCI桥与PCI总线接口相连，所述PCI总线接口用于同步帧信号的周期参数、复位指令的下载和时标信息的上传，所述FPGA芯片连有电平驱动a，所述电平驱动a连有RJ45接口a和RJ45接口b，所述RJ45接口a用于同步帧信号和复位信号的输入，所述RJ45接口a用于同步帧信号和复位信号的输出。2.根据权利要求1所述的一种同步信息产生电路，其特征在于：所述FPGA芯片连有电平驱动b，所述电平驱动b连有J30J接口，所述J30J接口作为所述FPGA芯片中剩余IO资源的扩展端口。3.一种多系统时基同步平台，其特征在于：包括主同步装置，所述主同步装置连...

【专利技术属性】
技术研发人员：舒德军，胡章中，李璇，
申请(专利权)人：南京长峰航天电子科技有限公司，
类型：新型
国别省市：江苏,32