时间仲裁电路制造技术

时间仲裁电路(1)包括：比较器(2)，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号(C1，C2)的同步状态相关的至少第一数据项(D)，时钟信号发生器(G)，连接到时间仲裁电路(1)的输出端子(O)，并传递输出时钟信号(CO)，控制电路(3)，被配置为根据来自比较器(2)的第一数据项(D)启用或禁用输出端子上的输出时钟信号(CO)的传递，并且根据第一数据项(D)可能传递与同步状态相关的数据，比较器的第一和第二输入连接到时间仲裁电路(1)的第一和第二输入端子(I1，I2)，该时间仲裁电路(1)被设计成连接到传递第一和第二时钟信号(C1，C2)的第一和第二源(S1，S2)。

Time Arbitration Circuit

The time arbitration circuit (1) includes a comparator (2), including at least the first and second inputs, and is configured to provide at least the first data item (D), a clock signal generator (G), an output terminal (O) connected to the time arbitration circuit (1), and to transmit an output clock signal (CO), a control circuit (3) related to the synchronization state of the signals (C1, C2) existing on the first and second inputs. The first and second inputs of the comparator are connected to the first and second input terminals (I1, I2) of the time arbitration circuit (1) according to the first data item (D) from the comparator (2) to enable or disable the transmission of the output clock signal (CO) on the output terminal, and the data related to the synchronization state may be transmitted according to the first data item (D). The time arbitration circuit (1) is designed to be connected to the first and second input terminals (I1, I2) of the time arbitration circuit (1). The first and second sources of the second clock signal (C1, C2) (S1, S2).

【技术实现步骤摘要】
【国外来华专利技术】时间仲裁电路
本专利技术涉及一种传递时钟信号的时间仲裁电路。
技术介绍
当前大量的电子设备包括时基(timebase)，该时基经由例如时间码(timecode)来定义电子设备内的时间。然而，特别就其准确性而言，这个时基并不完美。根据时基的质量，后者可能以随机方式每天漂移几秒，例如根据天气条件和/或其附近环境中的振动。如果漂移很小并且提供电子设备保持自主和隔离，这一点不会引起任何实际问题。另一方面，在计算机网络中，确保相互通信的不同计算系统的时基的同步特别重要。良好的时间管理对于数据库中的事务的管理，或者更一般地说，对于监控计算机网络中的动作特别有用甚至是至关重要的。这就是为什么在大量的计算机网络中，时间由强加参考“网络时间”的信号固定。在许多活动领域，有必要具有安全的(secured)时钟信号，以确保所执行的不同动作符合结构、行业或组织的正确运行。这个安全的时钟信号对于保护存在于国家或地方领土上的计算机网络或时间码分配系统是极其重要的。这样，几个不同的实体可以相互交互，同时能够按时间顺序知道已经执行了哪些动作。事实证明，掌握时间分配也非常重要，例如在空中交通管制、铁路运输、银行交易安全或与电力传输相关的基础设施管理领域。这个安全的时钟信号可以有利地用于参考时间的分配，该参考时间可以是例如表示法定时间(legaltime)的时间的形式。法定时间由严格定义的装备来定义，例如天文台，根据这个法定时间以安全的方式分配参考时间是有利的。为了保证一定的安全等级，重要的是要验证传输的时间，以识别提供参考所涉及的组件之一出现故障的风险，或者检测可能的恶意动作。
技术实现思路
本专利技术的一个目的在于纠正这些缺点，并提供一种时间仲裁电路，该电路能够确保传递更安全的时钟信号。为此，时间仲裁电路包括：比较器，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号的同步状态相关的至少一个数据项，时钟信号发生器，连接到仲裁电路的输出端子并传递输出时钟信号，控制电路，被配置为根据来自比较器的第一数据项启用或禁用输出端子上的输出时钟信号的传递和/或根据第一数据项传递与同步状态相关的数据，比较器的第一输入连接到仲裁电路的第一输入端子，该仲裁电路的第一输入端子被设计成连接到传递第一时钟信号的第一源，比较器的第二输入被设计成连接到传递第二时钟信号的第二源。附图说明从以下仅出于非限制性示例目的给出并在附图中表示的本专利技术的特定实施例的描述中，其他优点和特征将变得更加清楚，其中：图1以示意性方式示出了具有一个外部同步源和一个内部同步源的时间仲裁电路的实施例，图2以示意性方式示出了具有两个外部同步源的时间仲裁电路的实施例，图3以示意性方式示出了具有两个外部同步源和一个内部同步源的时间仲裁电路的实施例，图4以示意性方式示出了比较器的特定实施例，图5以示意性方式示出了具有三个外部同步源的时间仲裁电路的实施例，图6以示意性方式示出了具有三个外部同步源和处理电路的时间仲裁电路的实施例。具体实施方式如图1至图6所示，时间仲裁电路1包括比较器2，该比较器2被提供具有至少第一和第二输入。比较器2被配置为比较施加在不同输入(例如第一、第二以及第三输入(如果适用))上的信号，并且提供表示存在于不同输入上的信号之间的同步状态的第一数据项D。比较器2使施加在输入上的不同时间信号能够被比较，以便检测后者是否同步。如果信号是同步的，仲裁电路1可以断定源正在完美运行，并且信号的传输是正确的。另一方面，如果至少一个信号不同步，仲裁电路可以断定其中一个源存在故障或者是恶意动作的目标。输入和/或输出上的时钟信号可以以时间码或时间协议的形式表示。待分析的时钟信号可以由被称为TOD(代表当日时间(TimeOfDay))的第一信号和被称为PPS(代表脉冲每秒(PulsePerSecond))的第二信号组成。对信号的比较可以被分解为针对分量中的每个分量的两个比较。然而，由于不一致性和/或偏差更容易检测，与第一信号相关联的临界性低于与第二信号相关联的临界性。被称为PPS的信号可以被用来定义仲裁电路的精度。漂移的检测可以例如基于上升沿来执行。当时钟信号包括几个分量时，提供被配置为提供第一数据项D的比较器是有利的，该第一数据项D包括关于要比较的不同信号的每个分量或者一个或多个分量的同步的数据。时间仲裁电路1包括时钟信号发生器G。时钟信号发生器G将向时间仲裁电路1的输出端子O提供输出时钟信号CO。时钟信号发生器G在时间仲裁电路1内部，该时间仲裁电路1能够保护时钟信号发生器G抵抗恶意动作。时钟信号发生器G的质量定义了它的性能等级，特别是由时间仲裁电路传递的信号CO的质量，例如电路1提供的时间的质量。在特权实施例中，时钟信号发生器G由石英振荡器形成，例如TCXO型石英振荡器或OCXO型石英振荡器。作为变体，发生器可以由原子微振荡器形成，优选地由铷或铯原子微振荡器制成。TCXO石英振荡器是温度补偿式振荡器，因此即使外部介质的温度变化，也能确保频率稳定性。频率稳定性根据外部温度通过监控电子石英振荡器的运行温度来获得。这种振荡器的运行范围由-20℃到70℃之间组成。这种振荡器的频率稳定性在几ppm的范围内。OCXO石英振荡器是恒温控制式振荡器，其被配置为向振荡器传递固定的和规定的温度。这样，振荡器与外部介质的变化绝缘，这使与外部温度的变化相关联的频率变化能够被减少甚至消除。这种振荡器的运行范围由-20℃到70℃之间组成。对于呈现出最佳性能的设备，这种振荡器的频率稳定性大约是几个10-8，或甚至是几个10-9。原子微振荡器对他们来说利用了某些化学元素几乎不变的物理特性，以便以非常稳定的频率产生时钟信号。原子微振荡器可以由铷或铯原子微振荡器制成。这种振荡器的运行范围由-40℃到80℃之间组成。对于呈现出最佳性能的设备，这种振荡器的最小频率稳定性大约为几个10-10或几个10-12。作为变体，也可以使用性能不如上述振荡器的振荡器。然后有必要以规则的方式将这个振荡器与参考信号同步。发生器G的质量有利地与信号CO上所要求的性能相关联。根据用户的要求，可以设想发生器G的性能的下降。时钟信号发生器G将在仲裁电路1的输出O上传递时钟信号Ci。该时钟信号以高等级的可靠性传递，因为它源自仲裁电路1内部的发生器。当发生器G没有被伺服控制(servo-controlled)到另一源S或与另一源S同步时，时钟信号发生器的质量根据用户的要求(即根据持续固定的时间段内对强加在可接受的漂移上的约束)来定义。以有利的方式，发生器G呈现的性能等级至少等于外部同步源的最小性能等级。时间仲裁电路1还包括控制电路3。控制电路3在输入上从比较器2接收第一数据项D。控制电路3可以被配置成根据第一数据项D的状态启用或禁用源自时钟信号发生器G的输出时钟信号CO的传递。除信号CO之外或代替信号CO，控制电路3还可以向用户传递数据。该数据取决于比较器2提供的第一数据项D，即使控制电路3已经决定启用或禁用输出时钟信号CO的传递。控制电路3可以由微控制器、可编程逻辑电路(例如现场可编程门阵列(FieldProgrammableGateArray，FPGA)类型)或硬连线逻辑器件形成。在特定实施例中，控制电路3包括连接在时钟信号发生器G的输出和仲本文档来自技高网...

【技术保护点】
1.时间仲裁电路，包括：比较器，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号的同步状态相关的至少第一数据项，时钟信号发生器，连接到时间仲裁电路的输出端子，并传递输出时钟信号，控制电路，被配置为根据来自比较器的第一数据项启用或禁用输出端子上的输出时钟信号的传递和/或根据第一数据项传递与同步状态相关的数据，比较器的第一输入连接到仲裁电路的第一输入端子，所述仲裁电路的第一输入端子被设计成连接到传递第一时钟信号的第一源，比较器的第二输入被设计成连接到传递第二时钟信号的第二源。

【技术特征摘要】
【国外来华专利技术】2016.05.31 FR 16702781.时间仲裁电路，包括：比较器，包括至少第一和第二输入，并被配置为提供与存在于第一和第二输入上的信号的同步状态相关的至少第一数据项，时钟信号发生器，连接到时间仲裁电路的输出端子，并传递输出时钟信号，控制电路，被配置为根据来自比较器的第一数据项启用或禁用输出端子上的输出时钟信号的传递和/或根据第一数据项传递与同步状态相关的数据，比较器的第一输入连接到仲裁电路的第一输入端子，所述仲裁电路的第一输入端子被设计成连接到传递第一时钟信号的第一源，比较器的第二输入被设计成连接到传递第二时钟信号的第二源。2.根据权利要求1所述的时间仲裁电路，其中，时钟信号发生器连接到比较器的第二输入。3.根据权利要求1所述的时间仲裁电路，其中，比较器的第二输入连接到仲裁电路的第二输入端子，所述仲裁电路的第二输入端子被设计成连接到不同于时钟信号发生器的传递第二时钟信号的第二源。4.根据权利要求3所述的时间仲裁电路，其中，比较器的第三输入连接到时钟信号发生器，并且其中，控制电路被配置为：当比较器提供指示存在于第一和第二输入上的信号的同步的至少第一数据项时，将时钟信号发生器与施加在比较器的第一和第二输入上的信号之一同步，当比较器提供指示存在于第一和第二输入上的信号不同步的至少第一数据项时，阻止时钟信号发生器与施加在比较器的第一和第二输入上的信号之一的同步。5.根据权利要求3所述的时间仲裁电路，其中，比较器的第三输入被设计成连接到传递第三时钟信号的第三源，并且其中，控制电路被配置为：当比较器提供指示存在于第一、第二和第三输入上的信号的同步的至少第一数据项时，将时钟信号发生器与施加在比较器的第一、第二和第三输入上的信号之一同步，当比较器提供指示存在于第一、第二和第三输入上的信号不同步的至少第一数据项时，阻止时钟信号发生器与施加在比较器的第一、第二和第三输入上的信号之一的同步。6.根据权利要求4和5中的一项所述的...

【专利技术属性】
技术研发人员：M高基，JL马佐耶尔，N高基，F盖里，
申请(专利权)人：高基时间，
类型：发明
国别省市：法国,FR