控制线上电状态产生电路制造技术

本发明专利技术公开了一种控制线上电状态产生电路，包括复位电路、与非门电路U2、延时网络、或门电路U4、与门电路IU3和与门电路IIU5；复位电路输出端分别与U2输入端、U3和U5的其中一个输入端连接；延时电路连接于U2与U4之间；U4输出端与U3另一个输入端连接；U4另一个输入端为第一数据信号输入端；U4输出端为第一数据信号输出端；U5另一个输入端为第二数据信号输入端；U5输出端为第二数据信号输出端；与门电路I输出端为第三数据信号输出端。本发明专利技术采用复位电路和逻辑电路，实现上电状态唯一确定，可实现上电期间保持高电平或者低电平，能够使得被控制器件保持确定的工作状态，避免误动作。同时，本发明专利技术电路能产生确定的上升沿，在上电完成之后，释放控制线。

【技术实现步骤摘要】

本专利技术涉及电子元器件控制信号产生领域，特别涉及数据线上电状态产生电路。
技术介绍
控制信号的可靠性是控制电路设计的关键指标，也是影响控制电路长期有效运行的重要因素。某些特定场合的继电器在上电期间需要对控制引脚保持低电平，上电之后再接受控制器的控制，而控制信号在上电期间的状态是控制的难点，很多单片机在上电期间，其输出口输出为高电平。某些时序电路，要求上电期间通过上升沿选择工作模式。图1和图2示出了两种不同的上电状态需求，区别在于，上电后图1的L1控制线先于L2给出上升沿，图2的L2控制线先于L1给出上升沿，图1和图2对应两种不同的工作模式，而工作模式在选择之后即确定，不能通过控制改变。产用的单片机上电期间其引脚为高电平，FPGA上电期间其引脚为不确定态，无法可靠的保证上述时序的产生，从而影响此类时序电路上电模式选择的可靠性。
技术实现思路
鉴于此，本专利技术提供一种控制线上电状态产生电路，使得控制线在上电期间保持确定的电平或上升沿。为达到上述目的，本专利技术提供如下技术方案：一种控制线上电状态产生电路，包括复位电路、与非门电路、延时网络、或门电路、与门电路I和与门电路II；所述复位电路输出低电平信号，所述复位电路的输出端分别与与非门电路的输入端、与门电路I的其中一个输入端、与门电路II的其中一个输入端连接；所述延时电路连接于与非门电路的输出端与或门电路的其中一个输入端之间；所述或门电路的输出端与与门电路I的另一个输入端连接；所述或门电路的另一个输入端为第一数据信号输入端，其输入信号为DAT-IN1；所述或门电路的输出端为第一数据信号输出端，其输出信号为DAT-O1；所述与门电路II的另一个输入端为第二数据信号输入端，其输入信号为DAT-IN2；所述与门电路II的输出端为第二数据信号输出端，其输出信号为DAT-O2；所述与门电路I的输出端为第三数据信号输出端，其输出信号为DAT-O1-P。进一步，所述与非门电路为常规的二输入与非门电路。进一步，所述延时网络为具有延时功能的RC网络。进一步，所述或门电路为常规的二输入或门电路。进一步，所述与门电路为常规的二输入与门电路。由于采用了以上技术方案，本专利技术具有以下有益技术效果：本专利技术的控制线上电状态产生电路采用一个复位电路、一个与非门电路、一个延时网络电路、一个或门电路、两个与门电路相互连接来实现。与不含控制线上电状态产生电路的一般控制电路相比，它具有以下特点：1.一般控制电路输出受限于控制器，控制器的状态在上电期间为高电平或者不定态，无法使控制线保持确定的状态。本专利技术电路采用复位电路和逻辑电路，实现上电状态唯一确定，可实现上电期间保持高电平或者低电平，能够使得被控制器件保持确定的工作状态，避免误动作。同时，本专利技术电路能产生确定的上升沿。在上电完成之后，释放控制线。2.本专利技术与一般控制电路相比增加了四个逻辑器件、一个延时网络电路、一个复位电路，电路的成本增加非常少。附图说明为了使本专利技术的目的、技术方案和优点更加清楚，下面将结合附图对本专利技术作进一步的详细描述，其中：图1是某电路上电时序图1；图2是某电路上电时序图2；图3是本专利技术具体实施的控制线上电状态产生电路原理框图；图4是本专利技术具体实施的控制线上电状态产生电路工作逻辑状态示意图；图5是本专利技术具体实施的控制线上电状态产生电路线路图；图6是本专利技术具体实施电路的控制线上电状态测试结果。具体实施方式以下将结合附图，对本专利技术的优选实施例进行详细的描述；应当理解，优选实施例仅为了说明本专利技术，而不是为了限制本专利技术的保护范围。实施例一本专利技术的控制线上电状态产生电路包括一个复位电路、一个与非门电路、一个延时网络电路、一个或门电路、两个与门电路(即与门电路I和与门电路II)。所述复位电路的输出端分别与与非门电路的输入端、与门电路I的其中一个输入端、与门电路II的其中一个输入端连接；所述延时电路连接于与非门电路的输出端与或门电路的其中一个输入端之间；所述或门电路的输出端与与门电路I的另一个输入端连接；所述或门电路的另一个输入端为第一数据信号输入端，其输入信号为DAT-IN1；所述或门电路的输出端为第一数据信号输出端，其输出信号为DAT-O1；所述与门电路II的另一个输入端为第二数据信号输入端，其输入信号为DAT-IN2；所述与门电路II的输出端为第二数据信号输出端，其输出信号为DAT-O2；所述与门电路I的输出端为第三数据信号输出端，其输出信号为DAT-O1-P。其中，输入信号DAT-IN1、DAT-IN2来自外部任意控制器或逻辑器件。复位电路在上电期间产生低电平复位信号，复位信号和与非门电路U2、与门电路IU3、与门电路IIU5的输入端相连，该信号将与门电路IU3输出端DAT-O1-P、门电路IIU5输出端DAT-O2锁定在低电平。低电平复位信号经过与非门电路U2反向后产生高电平，与非门电路U2输出端与延时网络输入端相连，经过延时后，输出信号和或门电路U4输入端相连，或门电路U4输出端DAT-O1即可锁定在高电平。在复位期间，数据输入端DAT-IN1、DAT-IN2为任意电平均不影响输出端DAT-O1-P、DAT-O1、DAT-O2，输出端口的状态维持到复位信号结束。复位信号结束后即输出高电平，在复位信号跳变为高电平的时刻，门电路IIU5的输出端DAT-O2跟随输入端DAT-IN2变化，门电路IU3的输出端DAT-O1-P跳变为高电平。此时非门电路U2输出跳变为低电平，经过延时网络延时之后，使得门电路IU3、或门电路U4输出端DAT-O1跟随输入端DAT-IN1变化。从电路的运行机理可知，在上电期间，能够获得上升沿、高电平、低电平等几种常用的上电状态，复位完成后，即释放控制线。其工作逻辑状态示意图见图4所示。综上，实现了控制线上电期间的确定状态输出。为了更清楚的说明本专利技术的工作原理，给出了具体实施电路线路图，如图5所示。所述的复位电路由RC充电电路和比较器构成。比较器的电源端与外部电源端Vcc相连，地端与地相连。比较器同相输入端IN+和充电电路(R1、C1构成)输出端相连；比较器反相输入端IN-与分压电阻(R2、R4构成)输出相连。其输出端RST与与非门U2的输入端、与门U3输入端1、与门U5输入端1分别相连。U2、U3、U4、R3、C2构成高电平或者上升沿产生电路。其中，所述的延时网络由R3、C2构成。延时网络的输入、输出端为电阻R3的左右两端；输入端与与非门电路的U2输出端相连，输出端与或门电路U本文档来自技高网...

【技术保护点】
一种控制线上电状态产生电路，其特征在于：包括复位电路、与非门电路、延时网络、或门电路、与门电路I和与门电路II；所述复位电路输出低电平信号，所述复位电路的输出端分别与与非门电路的输入端、与门电路I的其中一个输入端、与门电路II的其中一个输入端连接；所述延时电路连接于与非门电路的输出端与或门电路的其中一个输入端之间；所述或门电路的输出端与与门电路I的另一个输入端连接；所述或门电路的另一个输入端为第一数据信号输入端，其输入信号为DAT‑IN1；所述或门电路的输出端为第一数据信号输出端，其输出信号为DAT‑O1；所述与门电路II的另一个输入端为第二数据信号输入端，其输入信号为DAT‑IN2；所述与门电路II的输出端为第二数据信号输出端，其输出信号为DAT‑O2；所述与门电路I的输出端为第三数据信号输出端，其输出信号为DAT‑O1‑P。

【技术特征摘要】
1.一种控制线上电状态产生电路，其特征在于：包括复位电路、与非门电路、延时网络、或
门电路、与门电路I和与门电路II；
所述复位电路输出低电平信号，所述复位电路的输出端分别与与非门电路的输入端、与门电路
I的其中一个输入端、与门电路II的其中一个输入端连接；
所述延时电路连接于与非门电路的输出端与或门电路的其中一个输入端之间；所述或门电路的
输出端与与门电路I的另一个输入端连接；
所述或门电路的另一个输入端为第一数据信号输入端，其输入信号为DAT-IN1；所述或门电路
的输出端为第一数据信号输出端，其输出信号为DAT-O1；
所述与门电路II的另一个输入端为第二数据信号输入端，其输入信号为DAT-IN2；所述与门
电路II的输出端为第二数据信号输出端，其输出信号为DAT-O2；
所述与门电路I的输出端为第三数据信号输出端，其输出信号为DAT-O1-P。
2.根据权利要求1所述的控制线上电状态产生电路，其特征在于：所述与非门电路为常规的
二输入与非门电路。
3.根据权利要求1所述的控制线上电状态产生电路，其特征在于：所述延时网络为具有延时
功能的RC网络。<...

【专利技术属性】
技术研发人员：刘虹，张振，李科，庞佑兵，郑永华，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆;85