叠管输出级嵌位电路制造技术

本发明专利技术提供一种叠管输出级嵌位电路，包括：第一嵌位电路、第二嵌位电路以及输出级；第一嵌位电路与第二嵌位电路结构相同；所述输出级包括：第一嵌位管、第二嵌位管、第三嵌位管以及第四嵌位管；第一嵌位电路的输入端与第一偏置电流输入端相连，第一输出端与第一嵌位管相连，第二输出端与第二嵌位管相连；第二嵌位电路的输入端与第二偏置电流输入端相连，第一输出端与第三嵌位管相连，第二输出端与第四嵌位管相连。应用本发明专利技术提供的电路，能够在输出级处于工作状态，输出电压不停翻转，输出级嵌位管的寄生电容产生很大耦合电流时，维持输出级嵌位管的栅极电压的稳定，保障输出级耐高压，使得输出级能够高效率地输出更高的电压、更大的功率。

Laminated output stage embedded circuit

The invention provides a stacked tube output stage embedding circuit, which includes: the first embedding circuit, the second embedding circuit and the output stage; the first embedding circuit has the same structure as the second embedding circuit; the output stage includes: the first embedding tube, the second embedding tube, the third embedding tube and the fourth embedding tube; the input end of the first embedding circuit is connected with the first bias current input end and the first transmission. The output end is connected with the first embedded tube, the second output end is connected with the second embedded tube, the input end of the second embedded circuit is connected with the second bias current input end, the first output end is connected with the third embedded tube, and the second output end is connected with the fourth embedded tube. The circuit provided by the invention can maintain the grid voltage stability of the output stage embedded tube, ensure the output stage withstanding high voltage, and enable the output stage to output higher voltage and higher power efficiently when the output stage is in working state, the output voltage is constantly flipped and the parasitic capacitance of the output stage embedded tube generates large coupling current.

【技术实现步骤摘要】
叠管输出级嵌位电路
本专利技术涉及半导体集成电路
，特别涉及一种叠管输出级嵌位电路。
技术介绍
输出级是音频功放芯片的重要组成部分，主要用于驱动喇叭负载。随着用户对手机音效的要求不断提高，输出级需要高效率地输出更高的电压、更大的功率，以达到消除杂音并提高手机音效目的，这就要求音频功放芯片的输出级必须要耐高压。现有技术中所采用的叠管输出级电路，其具体结构如图1所示，包括：四个开关管、四个嵌位管以及四个低压差线性稳压器LDO，其中，每一LDO分别与一输出级嵌位管相连，用于将其连接的输出级嵌位管的栅极电压嵌位至耐高压的电压范围内，保障输出级耐高压。为满足输出级高效率地输出更高的电压、更大的功率的需求，输出级所采用的嵌位管的输出阻抗就要足够小，但阻抗较小的嵌位管往往具有大的体积而存在较大的寄生电容。当输出级处于工作状态时，其输出电压会不停翻转，此时嵌位管寄生电容会产生很大耦合电流，对LDO进行抽放电，导致LDO的瞬态输出会有较大的变化，从而影响输出级嵌位管的栅极电压的稳定。
技术实现思路
有鉴于此，本专利技术实施例提供一种叠管嵌位电路，用以维持输出级嵌位管栅极的稳定，保障输出级耐高压，使得本文档来自技高网...

【技术保护点】
1.一种叠管输出级嵌位电路，其特征在于，包括：第一嵌位电路、第二嵌位电路以及输出级；所述第一嵌位电路与所述第二嵌位电路结构相同；所述输出级包括：第一嵌位管、第二嵌位管、第三嵌位管以及第四嵌位管；所述第一嵌位电路的输入端与第一偏置电流输入端相连，第一输出端与所述第一嵌位管相连，第二输出端与所述第二嵌位管相连；所述第一嵌位电路用于为所述第一嵌位管以及第二嵌位管提供偏置电压并保持所述为所述第一嵌位管以及第二嵌位管提供的偏置电压的稳定；所述第二嵌位电路的输入端与第二偏置电流输入端相连，第一输出端与所述第三嵌位管相连，第二输出端与所述第四嵌位管相连；所述第二嵌位电路用于为所述第三嵌位管以及第四嵌位管提供...

【技术特征摘要】
1.一种叠管输出级嵌位电路，其特征在于，包括：第一嵌位电路、第二嵌位电路以及输出级；所述第一嵌位电路与所述第二嵌位电路结构相同；所述输出级包括：第一嵌位管、第二嵌位管、第三嵌位管以及第四嵌位管；所述第一嵌位电路的输入端与第一偏置电流输入端相连，第一输出端与所述第一嵌位管相连，第二输出端与所述第二嵌位管相连；所述第一嵌位电路用于为所述第一嵌位管以及第二嵌位管提供偏置电压并保持所述为所述第一嵌位管以及第二嵌位管提供的偏置电压的稳定；所述第二嵌位电路的输入端与第二偏置电流输入端相连，第一输出端与所述第三嵌位管相连，第二输出端与所述第四嵌位管相连；所述第二嵌位电路用于为所述第三嵌位管以及第四嵌位管提供偏置电压并保持所述为所述第三嵌位管以及第四嵌位管提供的偏置电压的稳定。2.根据权利要求1所述的电路，其特征在于，所述第一嵌位电路，包括：主体电路以及缓冲电路；所述主体电路的输入端与偏置电流输入端相连，输出端与所述缓冲电路的输入端相连；所述缓冲电路的第一输出端与所述第一嵌位管相连，第二输出端与所述第二嵌位管相连。3.根据权利要求2所述的电路，其特征在于，所述主体电路包括：电阻R1、三极管MP1、嵌位管MP2、三极管MP3、三极管MP4、三极管MP5、嵌位管MP6、三极管MP7、三极管MP8、三极管MP9、三极管MP10、三极管MP11、三极管MP12、三极管MP13、三极管MP14、三极管MN1、嵌位管MN2、三极管MN3、三极管MN4、三极管MN5、嵌位管MN6、三极管MN7、三极管MN8、电容C1以及电容C2；所述电阻R1的第一端与偏置电流输入端相连，第二端与所述三极管MP14的第三端相连；所述三极管MP14的第二端与所述电阻R1的第一端相连，第一端与所述三极管MP13的第三端相连；所述三级管MP13的第二端与所述电阻R1的第二端相连，第一端与功率电源相连；所述三极管MP11的第一端与所述功率电源相连，第二端与所述三极管MP13的第二端相连，第三端与所述三极管MP12的第一端相连；所述三极管MP12的第二端与所述三极管MP14的第二端相连，第三端与所述三极管MP7的第一端相连；所述三极管MP7的第三端与所述三极管MN8的第一端相连；所述三极管MN8的第二端与所述三极管MN7的第一端相连，第三端接地；所述三极管MP8的第一端与所述三极管MP12的第三端相连，第三端与所述三极管MN3的第一端相连；所述三极管MN3的第二端与所述三极管MN8的第二端相连，第三端接地；...

【专利技术属性】
技术研发人员：张启帆，何均，张海军，邵派，杜黎明，孙洪军，
申请(专利权)人：上海艾为电子技术股份有限公司，
类型：发明
国别省市：上海,31