半导体装置制造方法及图纸

一种半导体装置包括非绝缘体结构、第一层间介电质层、第一热通孔及第一电通孔。第一层间介电质在非绝缘体结构上方。第一热通孔穿过第一层间介电质层并且与非绝缘体结构接触。第一电通孔穿过第一层间介电质层并且与非绝缘体结构接触。第一热通孔及第一电通孔具有不同材料及相同高度。

Semiconductor Device

A semiconductor device comprises a non-insulator structure, a first interlayer dielectric layer, a first hot through hole and a first electric through hole. The first interlayer dielectric is above the non-insulator structure. The first hot through hole passes through the first interlayer dielectric layer and contacts the non-insulator structure. The first through hole passes through the first interlayer dielectric layer and contacts the non-insulator structure. The first hot through hole and the first electric through hole have different materials and the same height.

【技术实现步骤摘要】
半导体装置
本揭露内容是关于一种半导体装置。
技术介绍
集成电路(integratedcircuit；IC)的制造已经通过增加在半导体装置中形成的集成电路的密度来驱使。此通过实施更积极设计规则以允许形成更大密度的集成电路装置来达成。尽管如此，增加的集成电路装置(诸如晶体管)的密度亦增加具有缩小的特征大小的处理半导体装置的复杂性。
技术实现思路
本揭露内容的至少一实施例提供一种半导体装置，其特征在于，包括非绝缘体结构、第一层间介电质(inter-leveldielectric；ILD)层、第一热通孔及第一电通孔。第一层间介电质在非绝缘体结构上方。第一热通孔穿过第一层间介电质层并且与非绝缘体结构接触。第一电通孔穿过第一层间介电质层并且与非绝缘体结构接触，其中第一热通孔及第一电通孔具有不同材料及相同高度。附图说明当结合随附附图阅读时，自以下详细描述将最佳地理解本揭示的各态样。应注意，根据工业中的标准实务，各个特征并非按比例绘制。事实上，出于论述清晰的目的，可任意增大或减小各个特征的尺寸。图1是根据本揭示的一些实施例的用于制造半导体装置的方法的流程图；图2至图7图示根据本揭示的一些实施例的形成半导体装置的方法；图8是根据本揭示的一些实施例描绘热阻对照热通孔密度的图表；图9是根据本揭示的一些实施例描绘接面温度对照热通孔密度的图表；图10是根据本揭示的一些实施例的用于制造半导体装置的方法的流程图；图11至图19图示根据本揭示的一些实施例的形成半导体装置的方法；图20是根据本揭示的一些实施例描绘接面温度对照线沿鳍间距的图表；以及图21至图26图示根据本揭示的一些实施例的形成半导体装置的方法。具体实施方式以下揭示内容提供许多不同实施例或实例，以便实施所提供标的的不同特征。下文描述部件及布置的特定实例来简化本揭示，当然，这些特定实例仅是实例并且不意欲限制。例如，以下描述中在第二特征上方或第二特征上形成第一特征可包括以直接接触形成第一特征及第二特征的实施例，且亦可包括在第一特征与第二特征之间形成额外特征以使得第一特征及第二特征可不处于直接接触的实施例。另外，本揭示可在各个实例中重复元件符号及/或字母。此重复是出于简便性及清晰的目的且本身并不指示所论述的各个实施例及/或配置之间的关系。另外，为了便于描述，本文可使用空间相对性术语如“在……之下”、“在……下方”、“下部”、“在……上方”、“上部”及类似者来描述诸图中所图示的一个元件或特征与另一元件(或多个元件)或特征(或多个特征)的关系。除了诸图所描绘的定向外，空间相对性术语意欲包含使用或操作中装置的不同定向。设备可经其他方式定向(旋转90度或处于其他定向)且由此可类似解读本文所使用的空间相对性描述词。图1是根据本揭示的各个实施例的用于制造半导体装置的方法的流程图。图2至图7图示根据本揭示的一些实施例的用于形成半导体装置100的方法。方法开始于方块S101，其中在覆盖元件的第一层间介电质(inter-leveldielectric；ILD)层106上方形成第二层间介电质层132及金属接线136，此等元件为诸如晶体管、二极管或电容器(如图2所示)。方法继续到方块S102，其中在第二层间介电质层132及金属接线136上方形成第三层间介电质层138(如图3所示)。方法继续到方块S103，其中在第三层间介电质层138中形成通孔140A-140C，并且形成导热层142以过度填充通孔140A-140C(如图4所示)。方法继续到方块S104，其中平坦化导热层142以在第三层间介电质层138中形成热通孔144、146、148(如图5所示)。方法继续到方块S105，其中在第三层间介电质层138上方形成第四层间介电质层150(如图5所示)。方法继续到方块S106，其中分别在第三层间介电质层138及第四层间介电质层150中形成电通孔152及金属接线154(如图6及图7所示)。参考图2。源极/漏极区域114及栅极结构104在基板102上形成以用作晶体管。第一层间介电质(ILD)层106在源极/漏极区域114及栅极结构104上方形成。第二层间介电质层132在第一层间介电质层106上方形成，并且金属接线136在第二层间介电质层132中形成。在一些实施例中，基板102包括硅基板。在一些替代实施例中，基板102是由下列制成：一些其他适宜元素半导体，诸如金刚石或锗；适宜化合物半导体，诸如砷化镓、碳化硅、砷化铟、或磷化铟；或适宜合金半导体，诸如碳化锗硅、磷化砷镓或磷化铟镓。在一些实施例中，基板102进一步包括其他特征，诸如各种掺杂区域、埋入层及/或磊晶层。另外，在一些实施例中，基板102可为绝缘体上半导体，诸如绝缘体上硅(silicononinsulator；SOI)或蓝宝石上硅。在一些实施例中，基板102包括掺杂的磊晶层、梯度半导体层，及/或可进一步包括覆盖不同类型的另一半导体层的半导体层，诸如锗硅层上的硅层。在一些实施例中，基板102包括多层硅结构或多层化合物半导体结构。在一些实施例中，基板102进一步包括具有各种掺杂配置的有源区。在一些实施例中，有源区掺杂有p型或n型掺杂剂。例如，有源区掺杂有：p型掺杂剂，诸如硼或BF2；n型掺杂剂，诸如磷或砷；及/或其组合。在一些实施例中，有源区经配置用于N型金属氧化物半导体场效晶体管(被称为NMOSFET)，或替代地经配置用于P型金属氧化物半导体场效晶体管(被称为PMOSFET)。栅极结构104包括栅极介电层108及栅电极110。栅极介电层108在基板102上方形成并且栅电极110在栅极介电层108上方形成。在一些实施例中，栅极介电层108包括氧化硅、氮氧化硅或高介电常数介电材料。高介电常数介电材料被定义为介电常数大于SiO2的介电常数的介电材料，并且高介电常数介电材料包括金属氧化物。在一些实施例中，金属氧化物选自由下列的氧化物组成的群组：Li、Be、Mg、Ca、Sr、Sc、Y、Zr、Hf、Al、La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu或其混合物。在一些实施例中，栅极介电层108通过使用适宜沉积制程来形成，诸如化学气相沉积(chemicalvapordeposition；CVD)制程或原子层沉积(atomiclayerdeposition；ALD)制程。在一些实施例中，栅极介电层108进一步包括用于最小化栅极介电层108与基板102之间的应力的界面层(未图示)。在一些实施例中，界面层是由由热氧化制程生长的氧化硅或氮氧化硅形成。例如，界面层可以通过快速热氧化(rapidthermaloxidation；RTO)制程或在包含氧的退火制程中生长。在一些实施例中，栅电极层110包括单层或多层结构。在一些实施例中，栅电极层110包括多晶硅。另外，栅电极层110可为具有均匀或梯度掺杂的掺杂多晶硅。在一些实施例中，栅电极层110是通过使用低压CVD(lowpressureCVD)制程来形成。在一些其他实施例中，栅电极层110是金属栅极。在一些实施例中，至少一对间隔件112在至少一个栅极结构104的侧壁上形成，其中间隔件112是由氧化硅、氮化硅、氮氧化硅、碳化硅、氟掺杂的硅酸盐玻璃、低介电常数介电材料及/或其组合形成。在一些实施例本文档来自技高网...

【技术保护点】
1.一种半导体装置，其特征在于，包含：一非绝缘体结构；一第一层间介电质层，在该非绝缘体结构上方；一第一热通孔，穿过该第一层间介电质层并且与该非绝缘体结构接触；以及一第一电通孔，穿过该第一层间介电质层并且与该非绝缘体结构接触，其中该第一热通孔及该第一电通孔具有不同材料及相同高度。

【技术特征摘要】
2017.11.30 US 62/593,148;2018.10.22 US 16/166,6081.一种半导体装置，其特征在于，包含：一...

【专利技术属性】
技术研发人员：颜智洋，吕芳谅，刘致为，
申请(专利权)人：台湾积体电路制造股份有限公司，刘致为，
类型：发明
国别省市：中国台湾,71