一种晶圆级系统封装方法以及封装结构技术方案

本发明专利技术提供一种晶圆级系统封装方法以及封装结构。所述方法包括：提供承载晶圆，在所述承载晶圆上粘结芯片；在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装层；提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面与所述承载晶圆经所述键合材料层相接合；形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性连接到表面的插塞。本发明专利技术的封装方法在晶圆上完成封装制造，既完成了多种芯片的集成，又实现了在晶圆上完成封装制程等制造优势。由本发明专利技术的晶圆级系统封装方法制备获得的封装结构同样具有更高的性能和良率。

A Wafer-Level System Packaging Method and Packaging Structure

The invention provides a wafer level system encapsulation method and encapsulation structure. The method includes: providing a bearing wafer to bond a chip on the bearing wafer; forming a bonding material layer on the bearing wafer to cover the chip and act as a packaging layer; providing a device wafer forming a chip and joining the device wafer into a chip surface and the bearing wafer through the bonding material layer; and forming a core on the bearing wafer. A plug that electrically connects a chip on a wafer of a chip and/or device to a surface. The encapsulation method of the invention completes the encapsulation manufacturing on the wafer, completes the integration of various chips, and achieves the manufacturing advantages of completing the encapsulation process on the wafer, etc. The packaging structure prepared by the wafer level system packaging method of the invention also has higher performance and yield.

【技术实现步骤摘要】
一种晶圆级系统封装方法以及封装结构
本专利技术涉及半导体
，具体而言涉及一种晶圆级系统封装方法以及封装结构。
技术介绍
系统封装(SysteminPackage，简称SiP)将多个不同功能的有源元件，以及无源元件、微机电系统(MEMS)、光学元件等其他元件，组合到一个单元中，形成一个可提供多种功能的系统或子系统，允许异质IC集成，是最好的封装集成技术。相比于片上系统(SystemOnChip，简称SoC)封装，SiP集成相对简单，设计周期和面市周期更短，成本较低，可以实现更复杂的系统。与传统的SiP相比，晶圆级系统封装(waferlevelpackage,简称WLP)是在晶圆上完成封装集成制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。鉴于晶圆级系统封装的显著优势，如何能够更好的实现晶圆级系统封装一直是业界内研究的热点。
技术实现思路
鉴于晶圆级系统封装的显著优势，如何能够更好的实现晶圆级系统封装是本专利技术要解决的技术问题。本专利技术一方面提供一种晶圆级系统封装方法，所述方法包括：提供承载晶圆，在所述承载晶圆上粘结芯片；在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装层；提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面与所述承载晶圆经所述键合材料层相接合；形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性连接到表面的插塞。本专利技术还提供了一种晶圆级系统封装结构，包括：形成有芯片的器件晶圆；第一表面内嵌有芯片的键合材料层，所述键合材料层第二表面沿垂直所述器件晶圆表面的方向直接堆叠接合于所述器件晶圆芯片面上；插塞，将所述键合材料层中的芯片和/或所述器件晶圆上的芯片电性连接到表面。本专利技术还提供了一种封装体结构，所述封装体结构通过将上述的晶圆级系统封装结构切割得到，每个所述封装体结构包含至少一个内嵌在所述键合材料层中的芯片和一个器件晶圆芯片。本专利技术的封装方法在晶圆上完成封装制造，在晶圆级系统封装中，将切割后的单独的芯片粘结在承载晶圆上并且在所述承载晶圆上形成键合材料层，所述键合材料层不仅覆盖所述芯片并且在后续的工艺中作为封装层，起到键合作用，在晶圆上完成封装制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。附图说明本专利技术的下列附图在此作为本专利技术的一部分用于理解本专利技术。附图中示出了本专利技术的实施例及其描述，用来解释本专利技术的原理。附图中：图1A至图1I示出了本专利技术一个具体实施方式将两片形成有芯片的晶圆沿上下堆叠方向堆叠接合在一起的方法依次实施所获得结构的剖面示意图；图2A至图2F示出了本专利技术另一个具体实施方式将两片形成有芯片的晶圆沿上下堆叠方向堆叠接合在一起的方法依次实施所获得结构的剖面示意图；图3A至图3J示出了本专利技术再一个具体实施方式将两片形成有芯片的晶圆沿上下堆叠方向堆叠接合在一起的方法依次实施所获得结构的剖面示意图；图4示出了本专利技术一个具体实施方式的晶圆级系统封装方法的流程图。具体实施方式为了彻底理解本专利技术，将在下列的描述中提出详细步骤和结构，以便阐释本专利技术提出的技术方案。本专利技术的较佳实施例详细描述如下，然而除了这些详细描述外，本专利技术还可以具有其他实施方式。鉴于晶圆级系统封装的显著优势，本专利技术提出一种晶圆级系统封装方法，如图4所示，所述方法包括：步骤S1：提供承载晶圆，在所述承载晶圆上粘结芯片；步骤S2：在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装层；步骤S3：提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面与所述承载晶圆经所述键合材料层相接合；步骤S4：形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性连接到表面的插塞。本专利技术的封装方法在晶圆上完成封装制造，在晶圆级系统封装中，将切割后的单独的芯片粘结在承载晶圆上并且在所述承载晶圆上形成键合材料层，所述键合材料层不仅覆盖所述芯片并且在后续的工艺中作为封装层，起到键合作用，在晶圆上完成封装制程，具有大幅减小封装结构的面积、降低制造成本、优化电性能、批次制造等优势，可明显的降低工作量与设备的需求。实施例一下面，参考图1A至图1I对本专利技术的晶圆级系统封装方法做详细描述，其中，图1A至图1I示出了本专利技术一个具体实施方式中晶圆级系统封装方法依次实施所获得结构的剖面示意图。作为示例，本专利技术的晶圆级系统封装方法，包括以下步骤：首先，执行步骤一，如图1A-1B所示，提供承载晶圆100，在所述承载晶圆上粘结第一芯片102。其中，所述承载晶圆100均包括半导体衬底，半导体衬底可以是以下所提到的材料中的至少一种：Si、Ge、SiGe、SiC、SiGeC、InAs、GaAs、InP、InGaAs或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。示例性地，在所述承载晶圆100上粘结有彼此间隔的多个第一芯片102。示例性地，在本专利技术中所涉及的芯片(例如所述第一芯片102以及后续提及的第二芯片)可以是任意一种半导体芯片，其可以包括存储器、逻辑电路、功率器件、双极器件、单独的MOS晶体管、微机电系统(MEMS)等有源器件，甚至也可以是发光二极管等光电器件，其也可以为无源器件，例如电阻、电容等。其中，所述第一芯片102通过粘接层101设置在所述承载晶圆100上，也即在所述第一芯片和所述衬底之间设置有粘接层101，所述第一芯片102粘接在所述承载晶圆100上。在一个示例中，所述承载晶圆100中的所述第一芯片102背面朝向所述承载晶圆的粘结面。示例性地，所述粘接层101可以为有机薄膜，有机薄膜可以包括各种有机膜层，例如芯片连接薄膜(dieattachfilm，DAF)、干膜(dryfilm)等。粘接层的厚度根据需要设置，并且粘接层的层数也不限于一层，而可以使两层或更多层。芯片连接薄膜(dieattachfilm，DAF)可以是树脂胶，特别是高导热的树脂胶。干膜是一种高分子的化合物，它通过紫外线的照射后能够产生一种聚合反应形成一种稳定的物质附着于衬底和第二芯片的待粘接表面，干膜可以包括三层，一层是PE保护膜，中间是干膜层，另一层是PET保护层，干膜层位于PE保护膜和PET保护层之间。执行步骤二，如图1C所示，在所述承载晶圆上形成键合材料层103，以覆盖所述第一芯片并作为封装层。其中，所述键合材料层103的顶面高于所述第一芯片102的顶面，所述键合材料层103用于将所述承载晶圆和后续提供的器件晶圆接合在一起，并且在所述键合材料层中形成与所述第一芯片互连的插塞。此外，所述键合材料层103还可以对第一芯片起到固定作用，并且能够提供物理和电气保护，防止外界干扰。可选地，所述键合材料层103可以为有机薄膜，有机薄膜可以包括各种有机膜层，例如芯片连接薄膜(dieattachfilm，DAF)、干膜(dryfilm)等键合材料层的厚度根据需要设置，并且键合材料层的层数也不限于一层，而可以是两层或更多层。执行步骤三，如图1D所示，提供形成有芯片的器件晶圆，并将所述器件晶圆形成本文档来自技高网...

【技术保护点】
1.一种晶圆级系统封装方法，其特征在于，所述方法包括：提供承载晶圆，在所述承载晶圆上粘结芯片；在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装层；提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面与所述承载晶圆经所述键合材料层相接合；形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性连接到表面的插塞。

【技术特征摘要】
1.一种晶圆级系统封装方法，其特征在于，所述方法包括：提供承载晶圆，在所述承载晶圆上粘结芯片；在所述承载晶圆上形成键合材料层，以覆盖所述芯片并作为封装层；提供形成有芯片的器件晶圆，并将所述器件晶圆形成有芯片的面与所述承载晶圆经所述键合材料层相接合；形成将所述承载晶圆上的芯片和/或所述器件晶圆上的芯片电性连接到表面的插塞。2.如权利要求1所述的封装方法，其特征在于，所述键合材料层为光刻键合材料。3.如权利要求1所述的封装方法，其特征在于，所述键合材料层包括芯片连接薄膜和干膜中的至少一种。4.如权利要求1所述的封装方法，其特征在于，在将晶圆接合在一起之后，蚀刻所述键合材料层，以形成通孔、用于形成所述插塞。5.如权利要求2所述的封装方法，其特征在于，在将晶圆接合在一起之前，对所述键合材料层进行光刻，以在所述键合材料层中形成至少部分通孔、用于形成所述插塞。6.如权利要求1所述的封装方法，其特征在于，所述承载晶圆中的所述芯片背面朝向所述承载晶圆粘结面；在所述接合之后，图案化所述器件晶圆的背面，以形成第一通孔和第二通孔、分别露出所述承载晶圆中的芯片上的焊垫和所述器件晶圆中的芯片上的焊垫；在所述第一通孔和所述第二通孔中填充导电材料，以形成第一插塞和第二插塞，分别与所述承载晶圆中的芯片上的焊垫和所述器件晶圆中的芯片上的焊垫电连接。7.如权利要求2所述的封装方法，其特征在于，所述承载晶圆中的所述芯片正面朝向所述承载晶圆粘结面；在所述接合之前，光刻所述光刻键合材料层，以形成第三通孔；在所述接合之后，所述器件晶圆中的芯片上的焊垫与所述第三通孔相对设置；去除所述承载晶圆，以露出所述器件晶圆中的芯片上的焊垫；在所述键合材料层上形成介电层，并图案化所述介电层，以形成第四通孔，露出所述承载晶圆中的芯片上的焊垫或连通所述第三通孔露出所述器件晶圆中的芯片上的焊垫；在所述第三通孔和所述第四通孔中填充导电材料，以形成第三插塞和第四插塞，分别与所述器件晶圆中的芯片上的焊垫和所述承载晶圆中的芯片上的焊垫电连接；或者；所述承载晶圆中的所述芯片背面朝向所述承载晶圆粘结面；在所述接合之前，光刻所述光刻键合材料层，以形成通孔，露出所述承载晶圆中的芯片上的焊垫；在所述接合之后，图案化所述器件晶圆，以形成第六通孔，露出所述器件晶圆中芯片上的焊垫或连通所述第五通孔露出所述承载晶圆中的芯片的上的焊垫；在所述第五通孔和所述第六通孔中填充导电材料，以形成第五插塞和第六插塞，分别与所述承载晶圆中的芯片的上的焊垫和所述器件晶圆中芯片上的焊垫电连接。8.如权利要求1所述的封装方法，其特征在于，所述键合材料层的厚度为30微米-200微米，和/或，所述键合材料层为一层或多层。9....

【专利技术属性】
技术研发人员：刘孟彬，石虎，
申请(专利权)人：中芯集成电路宁波有限公司，
类型：发明
国别省市：浙江,33