用于封装件形成的工艺控制制造技术

一种方法包括将第一器件管芯和第二器件管芯接合到第三器件管芯，形成在第一器件管芯和第二器件管芯之间延伸的多个间隙填充层，以及实施第一蚀刻工艺以蚀刻多个间隙填充层中的第一介电层以形成开口。多个间隙填充层中的第一蚀刻停止层用于停止第一蚀刻工艺。然后开口延伸穿过第一蚀刻停止层。实施第二蚀刻工艺以使开口延伸穿过第一蚀刻停止层下面的第二介电层。第二蚀刻工艺在多个间隙填充层中的第二蚀刻停止层上停止。该方法还包括使开口延伸穿过第二蚀刻停止层，以及用导电材料填充开口以形成通孔。本发明专利技术的实施例还涉及用于封装件形成的工艺控制。

Process Control for Package Formation

One method includes joining the first device core and the second device core to the third device core, forming a plurality of gap filling layers extending between the first device core and the second device core, and implementing a first etching process to etch the first dielectric layer in a plurality of gap filling layers to form an opening. The first etching stop layer in the multi-gap filling layer is used to stop the first etching process. The opening then extends through the first etching stop layer. A second etching process is implemented to extend the opening through the second dielectric layer below the first etching stop layer. The second etching process stops on the second etching stop layer in the multi-gap filling layer. The method also includes extending the opening through the second etching stop layer and filling the opening with conductive material to form a through hole. The embodiments of the present invention also relate to process control for packaging formation.

【技术实现步骤摘要】
用于封装件形成的工艺控制
本专利技术的实施例涉及用于封装件形成的工艺控制。
技术介绍
集成电路的封装正变得越来越复杂，更多的器件管芯包封在同一封装件中以实现更多功能。例如，已经开发了封装件结构，以在同一封装件中包括多个器件管芯(例如处理器和存储器立方体)。封装件结构可以将使用不同技术形成并且具有不同功能的器件管芯接合到同一器件管芯，从而形成系统。这可以节省制造成本并且优化器件性能。
技术实现思路
本专利技术的实施例提供了一种形成封装件的方法，包括：将第一器件管芯和第二器件管芯接合到第三器件管芯；形成在所述第一器件管芯和所述第二器件管芯之间延伸的多个间隙填充层；实施第一蚀刻工艺以蚀刻所述多个间隙填充层中的第一介电层以形成开口，其中，所述多个间隙填充层中的第一蚀刻停止层和下面的所述第一介电层用于停止所述第一蚀刻工艺；使所述开口延伸穿过所述第一蚀刻停止层；实施第二蚀刻工艺以使所述开口延伸穿过所述多个间隙填充层中的第二介电层和下面的所述第一蚀刻停止层，其中，所述第二蚀刻工艺在所述多个间隙填充层中的第二蚀刻停止层上停止；使所述开口延伸穿过所述第二蚀刻停止层；以及用导电材料填充所述开口以形成通孔。本专利技术的另一实施例提供了一种形成封装件的方法，包括：将多个器件管芯接合到器件晶圆；在所述多个器件管芯之间形成隔离区，其中，形成所述隔离区包括：形成第一蚀刻停止层，所述第一蚀刻停止层具有与所述多个器件管芯接触的侧壁部分和与所述器件晶圆的顶面接触的底部；在所述第一蚀刻停止层上形成第一介电层；在所述第一介电层上形成第二蚀刻停止层；以及在所述第二蚀刻停止层上形成第二介电层；蚀刻所述隔离区以形成穿过所述隔离区的第一开口，其中，所述器件晶圆的接合焊盘暴露于所述第一开口，并且在蚀刻所述隔离区期间，所述第二蚀刻停止层用于停止蚀刻；以及用导电材料填充所述第一开口以形成第一通孔和第二通孔。本专利技术的又一实施例提供了一种封装件，包括：第一器件管芯；第二器件管芯和第三器件管芯，接合到所述第一器件管芯；隔离区，位于所述第二器件管芯和所述第三器件管芯之间，其中，所述隔离区包括：第一蚀刻停止层，具有与所述第一器件管芯和所述第二器件管芯接触的侧壁部分，以及与所述第一器件管芯的顶面接触的底部；第一介电层，位于所述第一蚀刻停止层上；第二蚀刻停止层，位于所述第一介电层上；以及第二介电层，位于所述第二蚀刻停止层上；以及通孔，穿过所述隔离区以电连接到所述第一器件管芯。附图说明当接合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1至图13是根据一些实施例的封装件的制造中的中间阶段的截面图。图14示出了根据一些实施例的封装件的截面图。图15和图16示出了根据一些实施例的嵌入附加封装件结构的封装件的截面图。图17示出了根据一些实施例的用于形成封装件结构的工艺流程。具体实施方式以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然这些仅是实例而不旨在限制。例如，元件的尺寸不限于所公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚的目的，各个部件可以以不同的比例任意地绘制。此外，为了便于描述，本文中可以使用诸如“在…下方”、“在…下面”、“下部”、“在…上面”、“上部”等的空间关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，空间关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的空间关系描述符可以同样地作相应地解释。根据各种示例性实施例提供了封装件及其形成方法。根据一些实施例示出了形成封装件的中间阶段。讨论了一些实施例的一些变型。在各种视图和说明性实施例中，相同的附图标记用于表示相同的元件。图1至图13示出了根据本专利技术的一些实施例的封装件的形成中的中间阶段的截面图。图1至图13中所示的步骤也在图17中所示的工艺流程200中示意性地反映。图1示出了晶圆2的形成中的截面图。相应的工艺示出为图17中所示的工艺流程中的工艺202。根据本专利技术的一些实施例，晶圆2是器件晶圆，包括诸如晶体管和/或二极管的有源器件以及可能的无源器件(例如电容器、电感器、电阻器等)。器件晶圆2可以在其中包括多个芯片4，其中示出了芯片4中的一个。在下文中，芯片4可选地称为(器件)管芯。根据本专利技术的一些实施例，器件管芯4是逻辑管芯，其可以是中央处理单元(CPU)管芯、微控制单元(MCU)管芯、输入-输出(IO)管芯、基带(BB)管芯或应用处理器(AP)管芯。器件管芯4也可以是存储器管芯，例如动态随机存取存储器(DRAM)管芯或静态随机存取存储器(SRAM)管芯。根据本专利技术的可选实施例，封装组件2包括无源器件(没有有源器件)。在随后的讨论中，器件晶圆被讨论为示例性封装组件2。本专利技术的实施例还可以应用于其他类型的封装组件，例如插入器晶圆。根据本专利技术的一些实施例，示例性晶圆2包括半导体衬底20和形成在半导体衬底20的顶面处的部件。半导体衬底20可以由晶体硅、晶体锗、晶体硅锗和/或III-V族化合物半导体(例如GaAsP、AlInAs、AlGaAs、GaInAs、GaInP、GaInAsP等)形成。半导体衬底20也可以是体硅衬底或绝缘体上硅(SOI)衬底。可以在半导体衬底20中形成浅沟槽隔离(STI)区(未示出)以隔离半导体衬底20中的有源区。虽然未示出，但是可以形成贯通孔以延伸到半导体衬底20中，其中贯通孔用于电互连晶圆2的相对侧上的部件。根据本专利技术的一些实施例，晶圆2包括集成电路器件22，集成电路器件22形成在半导体衬底20的顶面上。示例性集成电路器件22可以包括互补金属氧化物半导体(CMOS)晶体管、电阻器、电容器、二极管等。这里未示出集成电路器件22的细节。根据可选实施例，晶圆2用于形成中介层，其中衬底20可以是半导体衬底或介电衬底。层间电介质(ILD)24形成在半导体衬底20上方并且填充集成电路器件22中的晶体管(未示出)的栅极堆叠件之间的间隔。根据一些示例性实施例，ILD24由磷硅酸盐玻璃(PSG)、硼硅酸盐玻璃(BSG)、硼掺杂的磷硅酸盐玻璃(BPSG)、氟掺杂的硅酸盐玻璃(FSG)、正硅酸乙酯(TEOS)等形成。可以使用旋涂、可流动化学气相沉积(FCVD)、化学气相沉积(CVD)等形成ILD24。根据本专利技术的一些实施例，使用诸如等离子体增强化学气相沉积(PECVD)、低压化学气相沉积(LPCVD)等的沉积方法形成ILD24。接触插塞28形成在ILD24中，并且用于将集成电路器件22电连接到上面的金属线和通孔。根据本专利技术的一些实施例，接触插塞28由选自钨、铝、铜、钛、钽、氮化钛、氮化钽、它们的合金和/或它们的多层的导电材料形成。接触插塞28的形成可以包括在ILD本文档来自技高网...

【技术保护点】
1.一种形成封装件的方法，包括：将第一器件管芯和第二器件管芯接合到第三器件管芯；形成在所述第一器件管芯和所述第二器件管芯之间延伸的多个间隙填充层；实施第一蚀刻工艺以蚀刻所述多个间隙填充层中的第一介电层以形成开口，其中，所述多个间隙填充层中的第一蚀刻停止层和下面的所述第一介电层用于停止所述第一蚀刻工艺；使所述开口延伸穿过所述第一蚀刻停止层；实施第二蚀刻工艺以使所述开口延伸穿过所述多个间隙填充层中的第二介电层和下面的所述第一蚀刻停止层，其中，所述第二蚀刻工艺在所述多个间隙填充层中的第二蚀刻停止层上停止；使所述开口延伸穿过所述第二蚀刻停止层；以及用导电材料填充所述开口以形成通孔。

【技术特征摘要】
2017.11.15 US 62/586,305;2018.09.05 US 16/121,8611.一种形成封装件的方法，包括：将第一器件管芯和第二器件管芯接合到第三器件管芯；形成在所述第一器件管芯和所述第二器件管芯之间延伸的多个间隙填充层；实施第一蚀刻工艺以蚀刻所述多个间隙填充层中的第一介电层以形成开口，其中，所述多个间隙填充层中的第一蚀刻停止层和下面的所述第一介电层用于停止所述第一蚀刻工艺；使所述开口延伸穿过所述第一蚀刻停止层；实施第二蚀刻工艺以使所述开口延伸穿过所述多个间隙填充层中的第二介电层和下面的所述第一蚀刻停止层，其中，所述第二蚀刻工艺在所述多个间隙填充层中的第二蚀刻停止层上停止；使所述开口延伸穿过所述第二蚀刻停止层；以及用导电材料填充所述开口以形成通孔。2.根据权利要求1所述的方法，其中，所述第一器件管芯和所述第二器件管芯的接合包括混合接合。3.根据权利要求1所述的方法，其中，所述第二蚀刻停止层包括氮化硅层。4.根据权利要求1所述的方法，其中，所述第二蚀刻停止层、所述第二介电层和所述第一蚀刻停止层是共形介电层。5.根据权利要求1所述的方法，其中，使所述开口延伸穿过所述第一蚀刻停止层包括使用所述第二介电层作为蚀刻停止层来蚀刻所述第一蚀刻停止层。6.根据权利要求1所述的方法，还包括：在形成所述多个间隙填充层之前，减薄所述第一器件管芯和所述第二器件管芯。7...

【专利技术属性】
技术研发人员：陈明发，陈宪伟，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71