The utility model discloses a flip-flop light-emitting chip, which comprises a N-type semiconductor layer, an active region, a P-type semiconductor layer, a reflection layer, a barrier layer, a first insulating layer, an extended electrode layer, a second insulating layer, a N-type electrode and a P-type electrode, in which the first insulating layer has at least one N-type semiconductor layer, an active region, a P-type semiconductor layer, and an extended electrode layer. A first channel and at least a second channel, the first extended electrode part and the second extended electrode part of the extended electrode layer are overlapped on the first insulating layer, respectively, and extend to the N-type semiconductor layer through the first channel and to the barrier layer through the second channel, where the second insulating layer has at least one third channel and at least one fourth channel. The N-type electrode extends to the first extended electrode through the third channel, and the P-type electrode extends to the second extended electrode through the fourth channel.
【技术实现步骤摘要】
倒装发光芯片
本技术涉及半导体发光二极管，特别涉及一倒装发光芯片。
技术介绍
近年来，发光二极管的倒装芯片及其相关技术得到了突飞猛进式的发展，其中根据倒装芯片的反射材料的不同，可以将倒装芯片区分为ITO+DBR反射结构的倒装芯片和金属反射结构(例如Ag/Al)的倒装芯片，其中因为金属反射结构(特别是Ag金属反射结构)在可见光范围具有更高的反射率，因此，金属反射结构被广泛地应用于倒装芯片中。并且，根据倒装芯片的绝缘层的对数的不同，倒装芯片可以被区分为单ISO(绝缘阻挡层)结构的倒装芯片和双ISO结构的倒装芯片，相对于单ISO结构的倒装芯片来说，双ISO结构的倒装芯片的电流能够被扩展的更均匀，光效更高，其被广泛地应用于汽车照明中。图1示出了现有技术的双ISO结构的倒装芯片的剖视示意图，其中该倒装芯片由九道光刻制程制作。具体地说，该倒装芯片包括一衬底10P、一外延叠层20P、一反射层30P、一阻挡层40P、一N欧姆接触层50P、一第一绝缘层60P、一扩展电极层70P、一第二绝缘层80P以及一电极组90P。所述外延叠层20P包括一N型半导体层21P、一有源区22P以及一P...
【技术保护点】
1.倒装发光芯片，其特征在于，包括：一衬底；一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；一反射层，其中所述反射层层叠于所述P型半导体层；一阻挡层，其以包覆所述反射层的方式层叠于所述P型半导体层；一第一绝缘层，其层叠于所述阻挡层，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述第一通道延伸至所述N型半导体层，所述第二通道延伸至所述阻挡层；一扩展电极层，其包括一第一扩展电极部和一第二扩展电极部，其中所述第一扩展电极部具有至少一第一扩展电极针，在所述第一扩展电极部层叠于所述第一绝缘层...
【技术特征摘要】
1.倒装发光芯片，其特征在于，包括：一衬底；一外延叠层，其包括一N型半导体层、一有源区以及一P型半导体层，其中所述衬底、所述N型半导体层、所述有源区和所述P型半导体层依次层叠；一反射层，其中所述反射层层叠于所述P型半导体层；一阻挡层，其以包覆所述反射层的方式层叠于所述P型半导体层；一第一绝缘层，其层叠于所述阻挡层，其中所述第一绝缘层具有至少一第一通道和至少一第二通道，所述第一通道延伸至所述N型半导体层，所述第二通道延伸至所述阻挡层；一扩展电极层，其包括一第一扩展电极部和一第二扩展电极部，其中所述第一扩展电极部具有至少一第一扩展电极针，在所述第一扩展电极部层叠于所述第一绝缘层时，所述第一扩展电极针形成于所述第一通道和电连接于所述N型半导体层，其中所述第二扩展电极部具有至少一第二扩展电极针，在所述第二扩展电极部层叠于所述第一绝缘层时，所述第二扩展电极针形成于所述第二通道和电连接于所述阻挡层；以及一电极组，其包括一N型电极和一P型电极，其中所述N型电极电连接于所述第一扩展电极部，所述P型电极电连接于所述第二扩展电极部。2.根据权利要求1所述的倒装发光芯片，其中所述外延叠层具有至少一半导体裸露部，其自所述P型半导体层经所述有源区延伸至所述N型半导体层，其中所述阻挡层具有至少一阻挡层穿孔，其中所述外延叠层的所述半导体裸露部和所述阻挡层的所述阻挡层穿孔相连通，所述第一绝缘层经所述阻挡层的所述阻挡层穿孔和所述外延叠层的所述半导体裸露部延伸至所述N型半导体层。3.根据权利要求2所述的倒装发光芯片，其中所述反射层具有至少一反射层穿孔，其中所述外延叠层的所述半导体裸露部对应于所述反射层的所述反射层穿孔，并且所述外延叠层的所述半导体裸露部的尺寸小于所述反射层穿孔的尺寸，以使所述P型半导体层的一部分表面被暴露在所述反射层穿孔，从而允许所述阻挡层层叠于所述P型半导体层的被暴露在所述反射层穿孔的表面。4.根据权利要求3所述的倒装发光芯片，其中所述反射层的长宽尺寸小于所述P型半导体层的长宽尺寸，以使所述P型半导体层的周缘被暴露，从而允许所述阻挡层层叠于所述P型半导体层的被暴露的周缘。5.根据权利要求1所述的倒装发光芯片，其中所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。6.根据权利要求2所述的倒装发光芯片，其中所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。7.根据权利要求3所述的倒装发光芯片，其中所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。8.根据权利要求4所述的倒装发光芯片，其中所述外延叠层具有至少一衬底裸露部，其自所述P型半导体层经所述有源区和所述N型半导体层延伸至所述衬底，其中所述第一绝缘层以被保持在所述衬底裸露部的方式层叠于所述衬底。9.根据权利要求5所述的倒装发光芯片，其中所述衬底裸露部环绕所述外延叠层的四周。10.根据权利要求6所述的倒装发光芯片，其中所述衬底裸露部环绕所述外延叠层的四周。11.根据权利要求7所述的倒装发光芯片，其中所述衬底裸露部环绕所述外延叠层的四周。12.根据权利要求8所述的倒装发光芯片，其中所述衬底裸露部环绕所述外延叠层的四周。13.根据权利要求1至12中任一项所述的倒装发光芯片，其中所述反射层是一个多层层叠结构的反射层。14.根据权利要求1至12中任一项所述的倒装发光芯片，其中所述阻挡层是一个多层层叠结构的阻挡层。15.根据权利要求13所述的倒装发光芯片，其中所述阻挡层是一个多层层叠结构的阻挡层。16.根据权利要求1至12中任一项所述的倒装发光芯片，其中所述反射层的厚度尺寸范围为100nm-1000nm。17.根据权利要求1至12中任一项所述的倒装发光芯片，其中所述阻挡层的最小厚度尺寸范围为0.1μm-3μ...
【专利技术属性】
技术研发人员：刘英策，刘兆，李俊贤，魏振东，邬新根，
申请(专利权)人：厦门乾照光电股份有限公司，
类型：新型
国别省市：福建,35
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。