一种厚膜混合集成电路及其批量生产控制方法技术

一种厚膜混合集成电路及其批量生产控制方法，该包括厚膜电阻R6、厚膜电阻R7、瓷片电容C2、瓷片电容C3。对厚膜电阻R6与厚膜电阻R7进行分档测试时，横厚膜电阻R6标A*，按A1‑A7档分类标识于子陶瓷片左侧；竖厚膜电阻R7标X*，按X1‑X7档分类标识于子陶瓷片右侧。对C2与C3进行分档测试时，按B1‑B7档分类标识置于相同标识的小盒之内。Am与Bn对，Xm与Bn对，对Am与Bn之m与n的取值组合，优先考虑等于8进行组合,考虑批量生产电容的数量限制,其余依据不足的按6≤m+n≤10组合进行控制。本发明专利技术用于对轨道系统上的25Hz基信号进行精确采样、选频放大、整流与平滑处理，在工作信号幅度范围内，非线性可达到0.1%；该批量生产控制方法保障了产品的设计需要，满足了对应的厚膜混合集成电路批量生产。

A Thick Film Hybrid Integrated Circuit and Its Batch Production Control Method

A thick film hybrid integrated circuit and its batch production control method include thick film resistor R6, thick film resistor R7, ceramic chip capacitor C2, and ceramic chip capacitor C3. When classifying thick film resistance R6 and thick film resistance R7, the cross thick film resistance R6 is marked as A*, which is classified as A1 A7 on the left side of the sub-ceramic sheet, and the vertical thick film resistance R7 is marked as X*, which is classified as X1 X7 on the right side of the sub-ceramic sheet. When classifying C2 and C3, the classification label of B1 B7 is placed in the same label box. Am and Bn pairs, Xm and Bn pairs, the value combination of M and N of Am and Bn, give priority to 8 combinations, consider the quantity limitation of batch capacitors, and the rest are controlled by 6 < m + n < 10 combinations according to insufficient basis. The invention is used for precise sampling, frequency selective amplification, rectification and smoothing of 25Hz base signal on track system, and the nonlinearity can reach 0.1% in the range of working signal amplitude. The batch production control method ensures the design requirements of products and meets the batch production of corresponding thick film hybrid integrated circuits.

【技术实现步骤摘要】
一种厚膜混合集成电路及其批量生产控制方法
本专利技术涉及厚膜混合集成电路制作工艺领域，具体是一种厚膜混合集成电路及其批量生产控制方法。
技术介绍
传统或常规的信号级采样、整流与处理电路的设计和调试方法，只适宜于板载个别样品电路的应用处理。对于批量应用而言，此类设计和处理方法无法实施。如铁路轨道系统中需要大量的性能良好、精度高、体积小巧的精密电子电路模块，用厚膜混合集成电路的方式生产的电子电路，可以对电子模块进行小型化。但是要用工作于非线性段的选频高阶精密整流线路来处理信号，当精度与指标要求足够高时，对批量处理应用来讲，几乎是难上加难、或者说几乎不可能。
技术实现思路
本专利技术提供一种厚膜混合集成电路及其批量生产控制方法，该厚膜混合集成电路用于对轨道系统上的25Hz基信号进行精确采样、选频放大、整流与平滑处理，在工作信号幅度范围内，非线性可达到0.1%；该批量生产控制方法保障了产品的设计需要，满足了对应的厚膜混合集成电路批量生产。本专利技术采取的技术方案为：一种厚膜混合集成电路，包括厚膜电阻R6、厚膜电阻R7、瓷片电容C2、瓷片电容C3。厚膜电阻R6另一端连接厚膜电阻R7一端，厚膜电阻R7另一端连接运算放大器U2的同相输入端。厚膜电阻R6另一端连接瓷片电容C2一端，瓷片电容C2另一端连接电阻R8一端、运算放大器U2的输出端，电阻R8另一端连接运算放大器U2的反相输入端。瓷片电容C3一端连接运算放大器U2的同相输入端，瓷片电容C3另一端接地。电阻R9一端连接运算放大器U2的反相输入端，电阻R9另一端接地。所述厚膜电阻R6、瓷片电容C2形成第一组阻容对；厚膜电阻R7、瓷片电容C3形成第二组阻容对；厚膜电阻R6与瓷片电容C2的乘积、以及厚膜电阻R7与瓷片电容C3的乘积保持精确固定，其积的精度误差需控制到0.11%以内。所述厚膜电阻R6、厚膜电阻R7阻值为：615.0±1.0KΩ，精度要求控制在0.15%以内。所述瓷片电容C2、瓷片电容C3为：NPO/1206/1%高精度瓷片电容。该电路工作于二阶选频非线性工作点。一种厚膜混合集成电路批量生产控制方法，对厚膜电阻R6与厚膜电阻R7进行分档测试时，横厚膜电阻R6标A*，按A1-A7档分类标识于子陶瓷片左侧；竖厚膜电阻R7标X*，按X1-X7档分类标识于子陶瓷片右侧；分档参数如下：616.00K-615.76K标A7，615.75K-615.46K标A6，615.45K-615.16K标A5，615.15K-614.86K标A4，614.85K-614.56K标A3，614.55K-614.26K标A2，614.25K-614.00K标A1；对C2与C3进行分档测试时，按B1-B7档分类标识置于相同标识的小盒之内，分档参数如下：10.015nF-10.0111nF标B7，10.011nF-10.0071nF标B6，10.007nF-10.0031nF标B5,10.003nF-9.9971nF标B49.997nF-9.9931nF标B3，9.993nF-9.9891nF标B2，9.989nF-9.985nF标B1；对Am与Bn之m与n的取值组合控制如下:优先考虑m+n等于8进行组合，其余依据不足的按6≤m+n≤10组合进行控制。本专利技术一种厚膜混合集成电路及其批量生产控制方法，技术效果如下：1：该电路用于对轨道系统上的25Hz基信号进行精确采样、选频放大、整流与平滑处理，在工作信号幅度范围内，非线性可达到0.1%。2：该方法保障了产品的设计需要，满足了对应的批量产品生产。3：优先考虑Am与Bn之m与n等于8进行组合，考虑批量生产电容的数量限制；其余依据不足的按6≤m+n≤10组合进行控制。这样的控制方法适应于人工装配对应，匹配对应方法简单，效率高。附图说明图1为本专利技术电路的局部设计原理电路图。图2为二价选频放大单元电路的幅频特性图。图3为本专利技术的整体线路设计子片版图图4为生产用子片的拼版布局图。具体实施方式一种厚膜混合集成电路，整体电路产品采用带偏置调整的选频高阶放大整流处理电路，电路采用厚膜混合集成模式，产品的线性误差在0.1%以内。如图1所示，本专利技术电路包括厚膜电阻R6、厚膜电阻R7、瓷片电容C2、瓷片电容C3。厚膜电阻R6另一端连接厚膜电阻R7一端，厚膜电阻R7另一端连接运算放大器U2的同相输入端。厚膜电阻R6另一端连接瓷片电容C2一端，瓷片电容C2另一端连接电阻R8一端、运算放大器U2的输出端，电阻R8另一端连接运算放大器U2的反相输入端。瓷片电容C3一端连接运算放大器U2的同相输入端，瓷片电容C3另一端接地。电阻R9一端连接运算放大器U2的反相输入端，电阻R9另一端接地。所述厚膜电阻R6、瓷片电容C2形成第一组阻容对；厚膜电阻R7、瓷片电容C3形成第二组阻容对；厚膜电阻R6与瓷片电容C2的乘积、以及厚膜电阻R7与瓷片电容C3的乘积保持精确固定，其积的精度误差需控制到0.11%以内，并按组合参数精度计算与标识表1进行匹配组合。本专利技术厚膜混合集成电路，对25.0±0.1Hz信号进行选频放大，如果厚膜电阻R6、瓷片电容C2、厚膜电阻R7、瓷片电容C3精度不足，并且不进行匹配控制，产品将无法正常工作在需要的工作点上，批次产品不一致导致参数分散，合格率低于10%，工作点特性如图2。一种厚膜混合集成电路批量生产控制方法，（1）、所述厚膜电阻R6、厚膜电阻R7阻值为：615.0±1.0KΩ，精度要求控制在0.15%以内。（2）、所述瓷片电容C2、瓷片电容C3为：NPO/1206/1%高精度瓷片电容。（3）、如图3所示，陶瓷片整体采用8连片的子陶瓷片的布局，上下各留5mm白边。对陶瓷片进行这样的布局，是做了如下的考虑：长度方向采用4连片设计布局，适合于厚膜生产工艺中的印刷生产，合格率好控制。宽度方向采用2连片设计布局，上下各留5mm的白边，可以在白边上对应准确地记录高精确要求电阻的测试记录值，对应性好，便于生产和识别。（4）、对厚膜电阻R6与厚膜电阻R7进行分档测试时，横厚膜电阻R6标A*，厚膜电阻长度方向为横向设计，按A1-A7档分类标识于子陶瓷片左侧；竖厚膜电阻R7标X*，厚膜电阻长度方向为竖向设计，按X1-X7档分类标识于子陶瓷片右侧；分档参数如下：616.00K-615.76K标A7，615.75K-615.46K标A6，615.45K-615.16K标A5，615.15K-614.86K标A4，614.85K-614.56K标A3，614.55K-614.26K标A2，614.25K-614.00K标A1。（5）、对瓷片电容C2与瓷片电容C3进行分档测试时，按B1-B7档分类标识置于相同标识的小盒之内，分档参数如下：10.015nF-10.0111nF标B7，10.011nF-10.0071nF标B6，10.007nF-10.0031nF标B5,10.003nF-9.9971nF标B49.997nF-9.9931nF标B3，9.993nF-9.9891nF标B2，9.989nF-9.985nF标B1。（6）、对激光调阻后的产品印刷防护层。（7）、对待装配的厚膜片，进行如图3的厚膜电阻R6、厚膜电阻R7进行二次测试分类，并标记对应的电容档，Am与Bn对，Xm与Bn对，本文档来自技高网...

【技术保护点】
1.一种厚膜混合集成电路，包括厚膜电阻R6、厚膜电阻R7、瓷片电容C2、瓷片电容C3；其特征在于：厚膜电阻R6另一端连接厚膜电阻R7一端，厚膜电阻R7另一端连接运算放大器U2的同相输入端；厚膜电阻R6另一端连接瓷片电容C2一端，瓷片电容C2另一端连接电阻R8一端、运算放大器U2的输出端，电阻R8另一端连接运算放大器U2的反相输入端；瓷片电容C3一端连接运算放大器U2的同相输入端，瓷片电容C3另一端接地；电阻R9一端连接运算放大器U2的反相输入端，电阻R9另一端接地。

【技术特征摘要】
1.一种厚膜混合集成电路，包括厚膜电阻R6、厚膜电阻R7、瓷片电容C2、瓷片电容C3；其特征在于：厚膜电阻R6另一端连接厚膜电阻R7一端，厚膜电阻R7另一端连接运算放大器U2的同相输入端；厚膜电阻R6另一端连接瓷片电容C2一端，瓷片电容C2另一端连接电阻R8一端、运算放大器U2的输出端，电阻R8另一端连接运算放大器U2的反相输入端；瓷片电容C3一端连接运算放大器U2的同相输入端，瓷片电容C3另一端接地；电阻R9一端连接运算放大器U2的反相输入端，电阻R9另一端接地。2.根据权利要求1所述一种厚膜混合集成电路，其特征在于：所述厚膜电阻R6、瓷片电容C2形成第一组阻容对；厚膜电阻R7、瓷片电容C3形成第二组阻容对；厚膜电阻R6与瓷片电容C2的乘积、以及厚膜电阻R7与瓷片电容C3的乘积保持精确固定，其积的精度误差需控制到0.11%以内。3.根据权利要求1所述一种厚膜混合集成电路，其特征在于：所述厚膜电阻R6、厚膜电阻R7阻值为：615.0±1.0KΩ，精度要求控制在0.15%以内。4.根据权利要求1所述一种厚膜混合集成电路，其特征在于：所述瓷片电容C2、瓷片电容C3为：NPO/1206/1%高精度瓷片电容。5.如权利要求1~4任意一项所述的一种厚膜混合集成电路...

【专利技术属性】
技术研发人员：田振国，田仁杰，
申请(专利权)人：湖北东光电子股份有限公司，
类型：发明
国别省市：湖北,42