存储器控制器、包括其的半导体存储系统以及驱动方法技术方案

本发明专利技术涉及一种存储器控制器、包括其的半导体存储系统以及驱动所述半导体存储系统的方法。所述存储器控制器可以包括地址控制块。地址控制块可以被配置为：当具有第一逻辑电平的写入数据的数量在可校正范围之内时、并且当与写入目标地址相对应的数据的电平具有第一逻辑电平时，重新映射写入目标地址。

【技术实现步骤摘要】
存储器控制器、包括其的半导体存储系统以及驱动方法相关申请的交叉引用本申请要求于2017年11月10日向韩国知识产权局提交的申请号为10-2017-0149743的韩国专利申请的优先权，其全部内容通过引用合并于此。
本公开的各种实施例可以总体而言涉及存储器控制器，包括其的半导体存储系统，以及驱动该半导体存储系统的方法。更具体地，本公开的实施例涉及一种被配置为控制阻变存储器件的存储器控制器，包括该存储器控制器的半导体存储系统，以及驱动该半导体存储系统的方法。
技术介绍
随着对具有高容量和低功耗的存储器件的需求不断上升，已经进行对下一代存储器件的研究。这些下一代存储器件可以是可不需要刷新操作的非易失性器件。下一代存储器件可能具有多种要求。例如，下一代存储器件可能需要动态随机存取存储器(DRAM)的高容量特性、快闪存储器的非易失性特性、以及静态随机存取存储器(SRAM)的高速度。下一代存储器件的示例包括相变RAM(PCRAM)器件、纳米浮栅存储器(NFGM)器件、聚合物RAM(PoRAM)器件、磁性RAM(MRAM)器件、铁电RAM(FeRAM)器件、电阻式RAM(ReRAM)器件等。具体地本文档来自技高网...

【技术保护点】
1.一种存储器控制器，包括：地址控制块，其被配置为：当具有第一逻辑电平的写入数据的数量在可校正范围之内时、并且当与写入目标地址相对应的数据的电平具有所述第一逻辑电平时，重新映射所述写入目标地址，其中，所述存储器控制器将所述写入数据储存在存储器件中。

【技术特征摘要】
2017.11.10 KR 10-2017-01497431.一种存储器控制器，包括：地址控制块，其被配置为：当具有第一逻辑电平的写入数据的数量在可校正范围之内时、并且当与写入目标地址相对应的数据的电平具有所述第一逻辑电平时，重新映射所述写入目标地址，其中，所述存储器控制器将所述写入数据储存在存储器件中。2.根据权利要求1所述的存储器控制器，其中，所述第一逻辑电平与储存在存储单元中的另一逻辑电平相比，对应于更高的错误发生概率。3.根据权利要求1所述的存储器控制器，其中，所述存储器件包括：存储单元阵列，其包括多个存储单元；以及控制电路块，其被布置在所述存储单元阵列的边缘部分处，其中，所述写入目标地址被重新映射到与所述控制电路块相邻的存储单元的地址。4.根据权利要求1所述的存储器控制器，其中，所述地址控制块包括映射表，所述映射表被配置为储存所述写入目标地址的重新映射信息。5.根据权利要求4所述的存储器控制器，其中，所述存储器件包括：存储单元阵列，其包括多个存储单元，所述多个存储单元被布置成具有n行和m列的矩阵形状，m和n为正整数，其中，所述映射表包括行表和列表，所述行表包括n个页面，所述列表包括m个页面，以及其中，所述写入目标地址的重新映射信息储存在所述行表和所述列表的页面之中的选中的一个页面中。6.根据权利要求1所述的存储器控制器，还包括：错误校正码电路，其被配置为：在读取操作期间对从所述存储器件接收的读取数据进行检测和校正。7.根据权利要求6所述的存储器控制器，其中，所述可校正范围对应于所述错误校正码电路的错误校正比特的临界数量。8.根据权利要求7所述的存储器控制器，还包括：数据判定块，其被配置为：接收所述写入数据，并且通过将具有所述第一逻辑电平的接收的所述写入数据的数量与所述临界数量进行比较来产生地址改变信号，其中，所述地址控制块基于所述地址改变信号来重新映射所述写入目标地址。9.根据权利要求8所述的存储器控制器，其中，所述数据判定块包括：数据电平计数电路，其被配置为：接收所述写入数据，并且通过对具有所述第一逻辑电平的所述写入数据的数量进行计数来产生输出码；以及比较电路，其被配置为：将所述数据电平计数电路的所述输出码与参考码进行比较，并且在所述数据电平计数电路的所述输出码低于所述参考码时输出所述地址改变信号，所述参考码以所述错误校正码电路的错误校正比特的临界数量来编码。10.一种半导体存储系统，包括：存储器件，其包括存储单元阵列和控制电路块，所述存储单元阵列包括多个存储单元，所述多个存储单元被布置成具有n行和m列的矩阵形状，m和n为正整数，所述控制电路块被布置在所述存储单元阵列的边缘部分处；以及存储器控制器，其被配置为将写入数据、读取命令、写入命令和地址提供给所述存储器件，所述地址提供所述写入数据在所述存储器件中被写入的位置；其中，所述存储器控制器包括：错误校正码电路，其被配置为对读取数据进行校正；数据判定块，其被配置为：当具有第一逻辑电平的所述写入数据的数量在所述错误校正码电路的可校正范围之内时，产生地址改变信号；以及地址控制块，其被配置为：当与写入目标地址对应的数据具有所述第一逻辑电平时、并且当与所述控制电路块相邻的存储单元为空时，在写入操作中利用与所述控制电路块相邻的所述存储单元的地址来重新映射所述写入目标地址，并且在读取操作中基于读取目标地址的重新映射信息来选择所述读取目标地址和重新映射地址中的一个。11.如权利要求10所述的半导体存储系统，其中，所述地址控制块包括映射表，所述映射表被配置为储存所述写入目标地址的重新映射信息...

【专利技术属性】
技术研发人员：郑承奎，洪道善，权正贤，申原圭，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国,KR