【技术实现步骤摘要】
具有三维存储单元阵列的非易失存储器件的地址调度方法
示例实施例涉及用于三维(3D)存储单元阵列的地址调度方法，更具体地，涉及用于包括多个多电平单元的非易失性存储器件中的3D存储单元阵列的地址调度方法。
技术介绍
用作电可擦除可编程只读存储器(EEPROM)的闪存可以具有可以容易地编程和擦除数据的随机存取存储器(RAM)和可以在不供电的情况下保持数据的ROM的优点。闪存通常分为NAND闪存和NOR闪存。NOR闪存可以具有其中存储单元独立地连接到位线和字线的结构，从而具有优异的随机存取时间特性。另一方面，NAND闪存在集成度方面可以得到改善，这是因为其具有可以将多个存储单元彼此连接的结构，从而每个单元串只需要一个接点。因此，NAND结构通常用于高度集成的闪存中。单个存储单元中可以具有能够存储多个数据的多位单元。这种类型的存储单元通常称为多电平单元(MLC)。另一方面，能够存储单个位的存储单元称为单电平单元(SLC)。当根据常规地址调度方法执行编程操作时，可能发生连接到相邻字线的存储单元之间的耦合效应。为了补偿耦合效应，当编程2位MLC时，编程偏置电压可以交替地施加到两...
【技术保护点】
1.一种包括多个单元串的三维非易失性存储器件的地址调度方法，所述多个单元串中的每一个包括属于第一子块的多个非易失性存储单元和属于第二子块的多个非易失性存储单元，所述多个非易失性存储单元中的每一个是被配置用于存储N位数据的多位存储单元，其中“N”是大于或等于2的自然数，所述方法包括：选择连接到第一至第k串的第一位线，其中“k”是大于或等于2的自然数；选择耦合到所述第一位线的第一串；自属于所述第一串的第一子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度；和自属于所述第一串的第二子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度。
【技术特征摘要】
1.一种包括多个单元串的三维非易失性存储器件的地址调度方法，所述多个单元串中的每一个包括属于第一子块的多个非易失性存储单元和属于第二子块的多个非易失性存储单元，所述多个非易失性存储单元中的每一个是被配置用于存储N位数据的多位存储单元，其中“N”是大于或等于2的自然数，所述方法包括：选择连接到第一至第k串的第一位线，其中“k”是大于或等于2的自然数；选择耦合到所述第一位线的第一串；自属于所述第一串的第一子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度；和自属于所述第一串的第二子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度。2.根据权利要求1所述的方法，还包括：选择耦合到所述第一位线的第二串；自属于所述第二串的第一子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度；和自属于所述第二串的第二子块的底部字线到顶部字线的顺序依次地执行连接到每个字线的存储单元的地址调度。3.根据权利要求1所述的方法，其中所述多个单元串还包括：连接在属于所述第一子块的存储单元和属于所述第二子块的存储单元之间的至少一个开关或至少一个虚拟存储单元，用于将所述第一子块与所述第二子块分离。4.根据权利要求1所述的方法，还包括：对连接到所述第一位线的多个单元串中的除了所述第一串之外的至少一个串执行预充电操作。5.根据权利要求1所述的方法，其中所述预充电操作是响应于预设的预充电条件来执行的。6.权利要求1的方法，其中N为2或3。7.一种包括多个单元串的三维非易失性存储器件的地址调度方法，所述多个单元串中的每一个包括属于第一子块的多个非易失性存储单元和属于第二子块的多个非易失性存储单元，所述多个非易失性存储单元中的每一个是被配置用于存储N位数据的多位存储单元，其中“N”是大于或等于2的自然数，所述方法包括：选择连接到第一至第k串的第一位线，其中“k”是大于或等于2的自然数；从连接到所述第k串的第一串起依次顺序地对连接到所述第一子块的第一字线的存储单元执行地址调度；从连接到所述第k串的第一串起依次顺序地对与所述第一子块的第一字线相邻的第二字线连接的存储单元执行地址调度；和在从连接到所述第k串的第一串起依次对所述第一子块的最后字线执行地址调度之后，从连接到所述第k串的第一串起依次对连接到所述第二子块的第一字线的存储单元执行地址调度。8.根据权利要求7所述的方法，还包括：从连接到所述第k个串的第一串起依次对所述第二子块的第一字线相邻的第二字线连接的存储单元执行地址调度。9.根据权利要求8所述的方法，其中所述第一子块的第一字线是属于所述第一子块的字线的底部字线，所述第一子块的最后字线是属...
【专利技术属性】
技术研发人员：尹治元，南尚完，尹廷允，蔡东赫，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：韩国,KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。