一种基于阻变存储器的多态门制造技术

技术编号:20925456 阅读:41 留言:0更新日期:2019-04-20 11:39
本发明专利技术公开了基于阻变存储器的多态门,用于实现n输入的多种组合逻辑功能,包括2

A Polymorphic Gate Based on Resistive Memory

The invention discloses a polymorphic gate based on a resistive memory for realizing various combinational logic functions of n input, including 2.

【技术实现步骤摘要】
一种基于阻变存储器的多态门
本专利技术涉及电路设计领域,尤其是涉及一种基于阻变存储器的多态门。
技术介绍
美国NASAJPL的Stoica等人于2001年首次提出了多态电路及多态电子学的概念。多态电路是一种新型的多功能电路,能够在不改变电路结构的前提下通过感知外部环境的变化(如温度、光照、电压等)自适应地改变电路的功能,节约电路资源。多态门的设计是多态电子学实现的基础,Stoica等人在晶体管级进化基础上通过无约束结构的仿真实验及实际FPTA平台实验构造了多种多态门。其中有受温度控制的AND/OR多态门,这种多态门在27℃的情况下实现与门的特性,在125℃的情况下实现或门的特性;还有受到电压控制的AND/OR多态门,当Vmorph=0V时实现与门功能,当Vmorph=3.3V时实现或门功能。其并于2004年利用进化方法设计了一种以Vdd作为控制信号的NAND/NOR多态门,采用HP0.5μmCMOS技术进行了实现。硅片测试表明该多态门实际性能与仿真结果一致,并且电路功能在Vdd偏差10%及温度范围20℃~200℃之间保持稳定,这也是实际构造实现的第一个多态门。然而,通过设计及实验也表本文档来自技高网...

【技术保护点】
1.一种基于阻变存储器的多态门,用于实现n输入的多种组合逻辑功能,包括2

【技术特征摘要】
1.一种基于阻变存储器的多态门,用于实现n输入的多种组合逻辑功能,包括2n行n列的阻变存储器阵列,每一个阻变存储器的两端分别设置引出端以接入赋值电压;每一行内的阻变存储器依次相连,且相邻两个阻变存储器之间的相连方式为正端对正端相连、正端对负端相连或负端对负端相连;每一行首个阻变存储器的左端设置选择信号输入端,各行最末一个阻变存储器的右端连接到一起形成多态门输出端;以列为单位控制各列阻变存储器两端的电压差,分别对n列阻变存储器进行赋值操作以控制阻变存储器的阻值状态,并在赋值后向2n个选择信号输入端施加多种不同组合的选择电压,实现对n输入的多种逻辑运算。2.如权利要求1所述的基于阻变存储器的多态门,其特征在于,所述以列为单位控制各列阻变存储器两端的电压差,分别对n列阻变存储器进行赋值操作包括:当输入信号的逻辑值为1时,阻变存储器的左端接电压Vp、右端接地,左端为正端的阻变存储器被置为低阻状态,右端为正端的阻变存储器被置为高阻状态;当输入信号的逻辑值为0时,阻变存储器的左端接电压-Vp...

【专利技术属性】
技术研发人员:崔小乐李响张魁民
申请(专利权)人:北京大学深圳研究生院
类型:发明
国别省市:广东,44

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1