一种三态门电路制造技术

本发明专利技术公开了一种三态门电路。一种三态门电路包括第一与非门、第一反相器、第二反相器、第一NMOS管和第二NMOS管。利用本发明专利技术提供的三态门电路占芯片面积小，所需的管子少，电路简单。

【技术实现步骤摘要】
一种三态门电路
本专利技术涉及集成电路
，尤其涉及到三态门电路。
技术介绍
现有技术的三态门电路，需要门电路多，管子多，所占芯片面积大。
技术实现思路
本专利技术旨在解决现有技术的不足，提供一种所需管子少的三态门电路。一种三态门电路，包括第一与非门、第一反相器、第二反相器、第一NMOS管和第二NMOS管：所述第一与非门的一输入端接输入端B，另一输入端接输入端B，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一与非门的输出端，输出端接所述第一NMOS管的栅极；所述第二反相器的输入端接输入端A，输出端接所述第二NMOS管的栅极；所述第一NMOS管的栅极接所述第一反相器的输出端，漏极接电源电压VCC，源极接所述第二NMOS管的漏极并作为三态门的输出端OUT；所述第二NMOS管的栅极接所述第二反相器的输出端，漏极接所述第一NMOS管的源极并作为三态门的输出端OUT，源极接地。当三态门的输入端A为低电平时，输入端B为低电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为高电平，三态门的输出端OUT为低电平；当三态门的输入端A为高电平时，输入端B为低电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为高电平，三态门的输出端OUT为低电平；三态门的输入端A为高电平时，输入端B为低电平时，所述第一NMOS管的栅极为低电平，所述第二NMOS管的栅极为低电平，三态门的输出端OUT为高阻态；三态门的输入端A为高电平时，输入端B为高电平时，所述第一NMOS管的栅极为高电平，所述第二NMOS管的栅极为低电平，三态门的输出端OUT为高电平。附图说明图1为本专利技术的三态门电路的电路图。具体实施方式以下结合附图对本
技术实现思路
进一步说明。一种三态门电路，如图1所示，包括第一与非门10、第一反相器20、第二反相器30、第一NMOS管40和第二NMOS管50：所述第一与非门10的一输入端接输入端B，另一输入端接输入端B，输出端接所述第一反相器20的输入端；所述第一反相器20的输入端接所述第一与非门10的输出端，输出端接所述第一NMOS管40的栅极；所述第二反相器30的输入端接输入端A，输出端接所述第二NMOS管50的栅极；所述第一NMOS管40的栅极接所述第一反相器20的输出端，漏极接电源电压VCC，源极接所述第二NMOS管50的漏极并作为三态门的输出端OUT；所述第二NMOS管50的栅极接所述第二反相器30的输出端，漏极接所述第一NMOS管40的源极并作为三态门的输出端OUT，源极接地。当三态门的输入端A为低电平时，输入端B为低电平时，所述第一NMOS管40的栅极为低电平，所述第二NMOS管50的栅极为高电平，三态门的输出端OUT为低电平；当三态门的输入端A为高电平时，输入端B为低电平时，所述第一NMOS管40的栅极为低电平，所述第二NMOS管50的栅极为高电平，三态门的输出端OUT为低电平；三态门的输入端A为高电平时，输入端B为低电平时，所述第一NMOS管40的栅极为低电平，所述第二NMOS管50的栅极为低电平，三态门的输出端OUT为高阻态；三态门的输入端A为高电平时，输入端B为高电平时，所述第一NMOS管40的栅极为高电平，所述第二NMOS管50的栅极为低电平，三态门的输出端OUT为高电平。对上述所提供的实施方式的说明，仅是本专利技术的优选实施方式的说明，对本
的技术人员来说能够根据以上说明进行实现或使用本专利技术。应当指出，对于本
的技术人员来说，在不脱离本专利技术技术原理的前提下，还可以做出若干改进和变形，任何不超出本专利技术实质精神范围内的专利技术创造，应视为本专利技术的保护范围。本文档来自技高网...

【技术保护点】
1.一种三态门电路，其特征在于：包括第一与非门、第一反相器、第二反相器、第一NMOS管和第二NMOS管；所述第一与非门的一输入端接输入端B，另一输入端接输入端B，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一与非门的输出端，输出端接所述第一NMOS管的栅极；所述第二反相器的输入端接输入端A，输出端接所述第二NMOS管的栅极；所述第一NMOS管的栅极接所述第一反相器的输出端，漏极接电源电压VCC，源极接所述第二NMOS管的漏极并作为三态门的输出端OUT；所述第二NMOS管的栅极接所述第二反相器的输出端，漏极接所述第一NMOS管的源极并作为三态门的输出端OUT，源极接地。

【技术特征摘要】
1.一种三态门电路，其特征在于：包括第一与非门、第一反相器、第二反相器、第一NMOS管和第二NMOS管；所述第一与非门的一输入端接输入端B，另一输入端接输入端B，输出端接所述第一反相器的输入端；所述第一反相器的输入端接所述第一与非门的输出端，输出端接所述第一NMOS管的栅极；所述第二反相器的输入...

【专利技术属性】
技术研发人员：徐中干，
申请(专利权)人：杭州展虹科技有限公司，
类型：发明
国别省市：浙江,33