时钟回复装置及方法制造方法及图纸

一种时钟回复装置及方法。该时钟回复装置包括时钟数据回复电路以及快速再锁定电路。时钟数据回复电路响应于输入时钟信号产生输出时钟信号。时钟数据回复电路包括电荷泵及电压控制区块，电荷泵产生控制电压，电压控制区块根据控制电压产生输出时钟信号。快速再锁定电路将比较信号转换为模拟输出电压，比较信号指示输入时钟信号与输出时钟信号的比较结果，其中当电荷泵被禁能时，快速再锁定电路的输出路径导通，模拟输出电压施加至电压控制区块的输入端。

【技术实现步骤摘要】
时钟回复装置及方法
本专利技术涉及一种时钟回复装置，且特别涉及一种用于时钟回复装置中的快速再锁定机制。
技术介绍
时钟回复电路已广泛使用于显示装置及通信电路中，时钟回复电路的范例可包括延迟锁定回路(DelayLockedLoop，DLL)以及锁相回路(PhaseLockedLoop，PLL)。DLL是接收一个输入信号并输出多个具有相位差信号的电子电路，而PLL通常包括一个持续调整的电压控制振荡器以匹配输入时钟信号的频率，包括有DLL或PLL的电路可以操作在低功率睡眠模式以降低功率消耗。然而，由于DLL及PLL需要一定的时间以达到稳定而取得对于输入信号的回路锁定，如此的暂态锁定时间在现代高速电路中可能会占据过大的时间长度。因此，对于包括DLL或PLL的电路在离开睡眠模式时，需要一个快速锁定的机制。
技术实现思路
本专利技术在于提供一种时钟回复装置及方法，以达成时钟回复装置中的快速再锁定。根据本专利技术的一实施例，提出一种时钟回复装置，时钟回复装置包括时钟数据回复电路以及快速再锁定电路。时钟数据回复电路响应于输入时钟信号产生输出时钟信号。时钟数据回复电路包括电荷泵及电压控制区块，电荷泵产生控本文档来自技高网...

【技术保护点】
1.一种时钟回复装置，其特征在于，该时钟回复装置包括：时钟数据回复电路，响应于输入时钟信号产生输出时钟信号，其中该时钟数据回复电路包括电荷泵及电压控制区块，该电荷泵产生控制电压，该电压控制区块根据该控制电压产生该输出时钟信号；以及快速再锁定电路，将比较信号转换为模拟输出电压，该比较信号指示该输入时钟信号与该输出时钟信号的比较结果，其中当该电荷泵被禁能时，该快速再锁定电路的输出路径导通，该模拟输出电压施加至该电压控制区块的输入端。

【技术特征摘要】
2017.08.03 US 15/667,7161.一种时钟回复装置，其特征在于，该时钟回复装置包括：时钟数据回复电路，响应于输入时钟信号产生输出时钟信号，其中该时钟数据回复电路包括电荷泵及电压控制区块，该电荷泵产生控制电压，该电压控制区块根据该控制电压产生该输出时钟信号；以及快速再锁定电路，将比较信号转换为模拟输出电压，该比较信号指示该输入时钟信号与该输出时钟信号的比较结果，其中当该电荷泵被禁能时，该快速再锁定电路的输出路径导通，该模拟输出电压施加至该电压控制区块的输入端。2.如权利要求1所述的时钟回复装置，其中该时钟数据回复电路还包括频率/相位检测器，用以比较该输入时钟信号与该输出时钟时号以产生该比较信号。3.如权利要求1所述的时钟回复装置，其中该快速再锁定电路还包括频率/相位检测器，用以比较该输入时钟信号与该输出时钟时号以产生该比较信号。4.如权利要求1所述的时钟回复装置，其中该快速再锁定电路还包括：控制器，用以响应于该比较信号产生数字码；数字模拟转换器，用以将该数字码转换为该模拟输出电压；以及开关，耦接于该数字模拟转换器与该时钟数据回复电路的该电压控制区块的该输入端之间，该开关用以选择性地导通或断开该快速再锁定电路的该输出路径。5.如权利要求4所述的时钟回复装置，其中该控制器包括连续渐近式寄存器控制器。6.如权利要求5所述的时钟回复装置，其中该控制器还包括计数器，该计数器耦接至该连续渐近式寄存器控制器。7.如权利要求4所述的时钟回复装置，其中该控制器包括累加器。8.如权利要求7所述的时钟回复装置，其中该控制器还包括计数器，该计数器耦接至该累加器。9.如权利要求1所述的时钟回复装置，其中在开机模式中，该电荷泵被禁能，该快速再锁定电路被致能而操作，且该快速再锁定电路的该输出路径被导通。10.如权利要求1所述的时钟回复装置，其中在正常模式中，该电荷泵被致能，且该快速再锁定电路的该输出路径被断开。11.如权利要求10所述的时钟回复装置，其中在该正常模式中，该快速再锁定电路被禁能而停止操作。12.如权利要求10所述的时钟...

【专利技术属性】
技术研发人员：曾暐盛，魏志旅，
申请(专利权)人：联咏科技股份有限公司，
类型：发明
国别省市：中国台湾,71