阵列基板、显示模组及其测试方法、显示面板技术

本发明专利技术提供一种阵列基板、显示模组及其测试方法、显示面板，属于显示技术领域，其可至少部分解决现有的显示模组难以(尤其在PPI较高时)设置测试区的问题。本发明专利技术的阵列基板包括多个用于连接驱动单元的连接区，以及多个用于连接测试头的测试区；每个连接区中设有多个连接端，每个连接端连接引线；每个测试区中设有多个测试端，任意两连接区中测试端的数量和排布方式均相同；测试区分为独立测试区和共享测试区；每个独立测试区对应一个连接区，其中所有测试端均与其对应的连接区中的连接端电连接；每个共享测试区对应多个连接区，其中有多个测试端分别与其所对应的多个连接区中的连接端电连接。

Array Substrate, Display Module, Test Method and Display Panel

The invention provides an array substrate, a display module, a test method and a display panel, belonging to the display technology field, which can at least partially solve the problem that the existing display module is difficult to set up a test area, especially when the PPI is high. The array substrate of the invention comprises a plurality of connection zones for connecting driving units and a plurality of test zones for connecting test heads; a plurality of connection terminals are arranged in each connection zone and each connection terminal connects leads; a plurality of test terminals are arranged in each test zone, and the number and arrangement of test terminals in any two connection zones are the same; the test zones are divided into independent test zones and shared test zones. Each independent test area corresponds to a connection area, in which all the test terminals are electrically connected with their corresponding connection areas, and each shared test area corresponds to multiple connection areas, in which several test terminals are electrically connected with their corresponding connection areas.

【技术实现步骤摘要】
阵列基板、显示模组及其测试方法、显示面板
本专利技术属于显示
，具体涉及一种阵列基板、显示模组及其测试方法、显示面板。
技术介绍
参照图1，在将阵列基板与对盒基板(如彩膜基板)组成显示模组后，可先进行测试，之后再将覆晶薄膜(COF)等驱动单元与阵列基板的各连接区2连接，得到显示面板。每个连接区2中有多个连接端，每个连接端连接一条引线3(如数据线、公共电极线)，其中部分连接端(如与数据线相连的连接端)还可通过短路环相互连接以释放制备过程的静电(短路环后续会被切断)。每个连接区2两侧均设有测试区1，每个测试区1中有一组测试端(Pad)，测试端与连接区2的连接端电连接。测试时，将多个测试头9(PU)分别连接各测试区1(如每个测试头9与一个连接区2两侧的测试区1相连)，使测试头9上的探针与测试区1的测试端接触，以通过测试端向引线3提供测试信号。随着像素密度(PPI)的提高，连接区2间的间距越来越小，导致没有足够空间设置测试区1，影响测试。
技术实现思路
本专利技术至少部分解决现有的显示模组难以(尤其在PPI较高时)设置测试区的问题，提供一种阵列基板、显示模组及其测试方法、显示面板。本专利技术的一个方面提供一种阵列基板，包括多个用于连接驱动单元的连接区，以及多个用于连接测试头的测试区；每个连接区中设有多个连接端，每个连接端连接引线；每个测试区中设有多个测试端，任意两连接区中测试端的数量和排布方式均相同；所述测试区分为独立测试区和共享测试区；每个所述独立测试区对应一个连接区，其中所有测试端均与其对应的连接区中的连接端电连接；每个所述共享测试区对应多个连接区，其中有多个测试端分别与其所对应的多个连接区中的连接端电连接。可选的，每个所述共享测试区对应两个连接区。可选的，所述测试端分为与连接端电连接的有效测试端，以及与连接端绝缘的冗余测试端；每个所述独立测试区中的全部测试端均为有效测试端；每个所述共享测试区中同时具有冗余测试端和多个有效测试端。可选的，至少部分所述连接区中，有多个连接端通过短路环相互电连接；至少部分所述测试端通过短路环同时与多个连接端电连接。可选的，与通过所述短路环相互电连接的连接端相连的引线为数据线。可选的，所述阵列基板还包括栅极驱动电路，所述引线包括用于为栅极驱动电路提供驱动信号的栅极驱动线；其中，与所述独立测试区对应的连接区中的至少部分连接端与栅极驱动线相连；与所述共享测试区对应的连接区中的所有连接端均与栅极驱动线绝缘。可选的，多个所述连接区和测试区沿第一方向排成一排；其中，所述共享测试区位于相邻连接区之间的间隔中，且每个所述间隔中最多有一个共享测试区，每个共享测试区与其两侧的两个连接区对应。可选的，所述独立测试区的数量为两个，分别位于所述排的两端。可选的，所述连接区的数量为4的整数倍；在第一方向上，除最中间的两个连接区之间的间隔外，其它任意两个相邻连接区间的间隔中均设有一个共享测试区。可选的，至少部分连接区中有至少部分连接端同时与该连接区两侧的测试区中的测试端电连接；和/或，至少部分连接区中有至少部分连接端分别与该连接区两侧的测试区中的测试端电连接。本专利技术的另一个方面提供一种显示模组，其包括：上述的阵列基板；与所述阵列基板对盒的对盒基板。本专利技术的另一个方面提供一种上述显示模组测试方法，其包括：将多个结构相同的测试头分别于与各测试区连接；每个测试头上设有至少一个探针区，每个探针区中设有多个探针，每个探针区中探针的数量和排布方式与一个测试区中测试端的数量和排布方式对应；其中，每个探针区与一个测试区对应，每个探针与一个测试端接触；通过探针向测试端引入测试信号。可选的，对连接区数量为4的整数倍的阵列基板，每个所述测试头上有两个间隔设置的探针区，两个探针区分别与位于同一个连接区两侧的两个测试区对应。本专利技术的另一个方面提供一种示面板，其包括：上述的显示模组；与所述连接区连接的驱动单元。可选的，所述驱动单元包括覆晶薄膜或驱动芯片。附图说明图1为现有的一种阵列基板的连接区和测试区处的结构示意图；图2为本专利技术实施例的一种阵列基板连接区和测试区处的结构示意图；图3为图2中A区域的局部结构示意图；图4为图2中B区域的局部结构示意图；其中，附图标记为：1、测试区；11、测试端；118、有效测试端；119、冗余测试端；18、共享测试区；19、独立测试区；2、连接区；21、连接端；22、短路环；3、引线；31、数据线；32、公共电极线；33、栅极驱动线；4、栅极驱动电路；9、测试头。具体实施方式为使本领域技术人员更好地理解本专利技术的技术方案，下面结合附图和具体实施方式对本专利技术作进一步详细描述。可以理解的是，此处描述的具体实施例和附图仅仅用于解释本专利技术，而非对本专利技术的限定。可以理解的是，在不冲突的情况下，本专利技术中的各实施例及实施例中的各特征可相互组合。可以理解的是，为便于描述，本专利技术的附图中仅示出了与本专利技术相关的部分，而与本专利技术无关的部分未在附图中示出。实施例1：参照图2至图4，本专利技术实施例提供一种阵列基板，包括多个用于连接驱动单元的连接区2，以及多个用于连接测试头9的测试区1；每个连接区2中设有多个连接端21，每个连接端21连接引线3；每个测试区1中设有多个测试端11，任意两连接区2中测试端11的数量和排布方式均相同；测试区1分为独立测试区19和共享测试区18；每个独立测试区19对应一个连接区2，其中所有测试端11均与其对应的连接区2中的连接端21电连接；每个共享测试区18对应多个连接区2，其中有多个测试端11分别与其所对应的多个连接区2中的连接端21电连接。阵列基板的一个侧边处设有多个连接区2，用于连接覆晶薄膜(COF)等驱动单元，连接区2中的每个连接端21连接(如通过过孔连接，具体不再详细描述)一条引线3(如数据线31、公共电极线32、栅极驱动线33)，用于将驱动信号引入引线3以进行显示。阵列基板上还有多个测试区1，测试区1中有多个测试端11(Pad)，当测试区1与测试头9(PU，即测试制具的接头)连接时，各测试端11与测试头9上的探针接触，接收来自测试头9的测试信号，并将测试信号经连接端21引入引线3，实现测试。基于设备统一的考虑，同一测试设备的多个测试头9(PU)结构一样(即探针数量和排布方式相同)，相应的，各测试区1中测试端11的数量和排布方式也要相同。不同连接区2中所需的信号数可能不一样，故如果每个测试区1均对应一个连接区2，则不同测试区1中实际需要的测试端11数量也不同，为保证所有测试区1中测试端11数量相同，故可能需要在部分测试区1中设置无用的冗余测试端119(dummyPad)，但这样会增大测试区1所占的面积，导致没有足够空间设置测试区1(尤其对高PPI的阵列基板)。参照图2，本专利技术实施例的阵列基板中，测试区1分为独立测试区19和共享测试区18两种，每个独立测试区19中所有测试端11均与一个连接区2中的连接端21电连接；而每个共享测试区18中有多个测试端11分别与多个(如两个)连接区2中的连接端21电连接。也就是说，每个独立测试区19仅用于给一个连接区2供电，其测试端11数量等于该连接区2所需的信号数；而每个共享测试区18用于给多个连接区2供电，其中测试端11的数量最多可等于多个连接区2中所需信号数的和本文档来自技高网...

【技术保护点】
1.一种阵列基板，包括多个用于连接驱动单元的连接区，以及多个用于连接测试头的测试区；每个连接区中设有多个连接端，每个连接端连接引线；每个测试区中设有多个测试端，任意两连接区中测试端的数量和排布方式均相同；其特征在于，所述测试区分为独立测试区和共享测试区；每个所述独立测试区对应一个连接区，其中所有测试端均与其对应的连接区中的连接端电连接；每个所述共享测试区对应多个连接区，其中有多个测试端分别与其所对应的多个连接区中的连接端电连接。

【技术特征摘要】
1.一种阵列基板，包括多个用于连接驱动单元的连接区，以及多个用于连接测试头的测试区；每个连接区中设有多个连接端，每个连接端连接引线；每个测试区中设有多个测试端，任意两连接区中测试端的数量和排布方式均相同；其特征在于，所述测试区分为独立测试区和共享测试区；每个所述独立测试区对应一个连接区，其中所有测试端均与其对应的连接区中的连接端电连接；每个所述共享测试区对应多个连接区，其中有多个测试端分别与其所对应的多个连接区中的连接端电连接。2.根据权利要求1所述的阵列基板，其特征在于，每个所述共享测试区对应两个连接区。3.根据权利要求1所述的阵列基板，其特征在于，所述测试端分为与连接端电连接的有效测试端，以及与连接端绝缘的冗余测试端；每个所述独立测试区中的全部测试端均为有效测试端；每个所述共享测试区中同时具有冗余测试端和多个有效测试端。4.根据权利要求1所述的阵列基板，其特征在于，至少部分所述连接区中，有多个连接端通过短路环相互电连接；至少部分所述测试端通过短路环同时与多个连接端电连接。5.根据权利要求4所述的阵列基板，其特征在于，与通过所述短路环相互电连接的连接端相连的引线为数据线。6.根据权利要求1所述的阵列基板，其特征在于，还包括栅极驱动电路，所述引线包括用于为栅极驱动电路提供驱动信号的栅极驱动线；其中，与所述独立测试区对应的连接区中的至少部分连接端与栅极驱动线相连；与所述共享测试区对应的连接区中的所有连接端均与栅极驱动线绝缘。7.根据权利要求1所述的阵列基板，其特征在于，多个所述连接区和测试区沿第一方向排成一排；其中，所述共享测试区位于相邻连接区之间的间隔中，且每个所述间隔中最多有一...

【专利技术属性】
技术研发人员：张春旭，戴珂，吴忠厚，江鹏，张云天，邓亚飞，
申请(专利权)人：合肥京东方显示技术有限公司，京东方科技集团股份有限公司，
类型：发明
国别省市：安徽,34