【技术实现步骤摘要】
本专利技术涉及显示，具体涉及一种栅极驱动电路、显示基板和显示装置。
技术介绍
1、显示面板由垂直和水平阵列式像素矩阵组成，在显示过程中，栅极驱动电路根据多条时钟信号线提供的时钟信号，逐行为各像素提供扫描信号。向栅极驱动电路提供时钟信号的多条时钟信号线通常平行且间隔排布，相邻两条时钟信号线之间相互干扰，导致在整个时钟信号线组内位于最外侧和最内侧的两条时钟信号线提供的信号与其他信号线提供的信号存在差异，从而导致显示区内不同行的像素之间充电率存在差异。
技术实现思路
1、本专利技术旨在至少解决现有技术中存在的技术问题之一，提出了一种栅极驱动电路、显示基板和显示装置。
2、根据本专利技术的一个方面，提供了一种栅极驱动电路，包括两个分别位于显示基板的显示区相对两侧的驱动子电路，所述驱动子电路包括：
3、多个级联的移位寄存器；
4、时钟信号线组，所述时钟信号线组包括顺次排列的n条时钟信号线和辅助时钟信号线，所述辅助时钟信号线位于第n条时钟信号线远离第一条时钟信号线的一侧，所述第一条时钟信号线与所述辅助时钟信号线所提供的时钟信号的频率和相位相同，n为大于1的正整数，所述移位寄存器与所述时钟信号线组电连接，并根据所述时钟信号线组提供的时钟信号为所述显示区中的栅线提供扫描信号；
5、所述栅极驱动电路包括多个第一移位寄存器对，各所述第一移位寄存器对包括两个移位寄存器，各所述第一移位寄存器对中的两个移位寄存器分别位于两个所述驱动子电路中，同一个所述第一移位
6、在一些可选实施中，所述n条时钟信号线所提供的时钟信号的频率相同且相位不同，且相邻两条时钟信号线所提供的时钟信号之间具有预设时长的相位差。
7、在一些可选实施中，所述n条时钟信号线向靠近显示区的方向顺次排列，
8、第i条时钟信号线所提供的时钟信号的有效沿位于第i-1条时钟信号线所提供的时钟信号的有效电位对应的时段内；
9、所述第i-1条时钟信号线所提供的时钟信号的非有效沿位于所述第i条时钟信号线所提供的时钟信号的有效电位对应的时段内，其中，i为大于1且小于或等于n的正整数。
10、在一些可选实施中，所述辅助时钟信号线所提供的时钟信号的有效沿位于第n条时钟信号线所提供的时钟信号的有效电位对应的时段内；
11、所述第n条时钟信号线所提供的时钟信号的非有效沿位于所述辅助时钟信号线所提供的时钟信号的有效电位对应的时段内。
12、在一些可选实施中，所述n条时钟信号线向靠近显示区的方向顺次排列，且相邻两条所述时钟信号线之间的间距相同，第n条时钟信号线与所述辅助时钟信号线的间距与相邻两条所述时钟信号线之间的间距相同。
13、在一些可选实施中，所述驱动子电路包括m个驱动组，各所述驱动组内具有n个移位寄存器，所述n个移位寄存器中包括第一个移位寄存器，所述第一移位寄存器对中两个移位寄存器分别为两个所述驱动子电路的第j组所述驱动组内的所述第一个移位寄存器，其中，m为大于或等于1的正整数，j为大于或等于1且小于或等于m的正整数。
14、在一些可选实施中，位于同一个所述驱动子电路内的相邻两个驱动组的所述第一个移位寄存器中的一者与所述第一条时钟信号线连接，另一者与所述辅助时钟信号线连接。
15、在一些可选实施中，一个所述驱动子电路内所有所述第一个移位寄存器均与所述第一条时钟信号线连接，另一个所述驱动子电路内所有所述第一个移位寄存器均与所述辅助时钟信号线连接。
16、在一些可选实施中，所述n个移位寄存器中第i个移位寄存器与第i条时钟信号线连接，i为大于1且小于或等于n的正整数，一个所述驱动子电路中的一个所述驱动组内所述第i个移位寄存器与另一个所述驱动子电路中的一个所述驱动组内所述第i个移位寄存器为同一条栅线提供扫描信号。
17、根据本专利技术的另一个方面，提供了一种显示基板，具有显示区，所述显示基板包括：
18、衬底基板；
19、多条栅线，设置在所述衬底基板上，并位于所述显示区；
20、上述栅极驱动电路，所述栅极驱动电路中的两个驱动子电路分别位于所述显示区相对两侧，用于为所述栅线提供扫描信号。
21、根据本专利技术的再一个方面，提供了一种显示装置，上述的显示基板。
本文档来自技高网...【技术保护点】
1.一种栅极驱动电路，包括两个分别位于显示基板的显示区相对两侧的驱动子电路，其特征在于，所述驱动子电路包括：
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述N条时钟信号线所提供的时钟信号的频率相同且相位不同，且相邻两条时钟信号线所提供的时钟信号之间具有预设时长的相位差。
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述N条时钟信号线向靠近显示区的方向顺次排列，
4.根据权利要求3所述的栅极驱动电路，其特征在于，
5.根据权利要求1所述的栅极驱动电路，其特征在于，所述N条时钟信号线向靠近显示区的方向顺次排列，且相邻两条所述时钟信号线之间的间距相同，第N条时钟信号线与所述辅助时钟信号线的间距与相邻两条所述时钟信号线之间的间距相同。
6.根据权利要求1至5中任一项所述的栅极驱动电路，其特征在于，所述驱动子电路包括M个驱动组，各所述驱动组内具有N个移位寄存器，所述N个移位寄存器中包括第一个移位寄存器，所述第一移位寄存器对中两个移位寄存器分别为两个所述驱动子电路的第j组所述驱动组内的所述第一个移位寄存器，其中，M为大
7.根据权利要求6所述的栅极驱动电路，其特征在于，位于同一个所述驱动子电路内的相邻两个驱动组的所述第一个移位寄存器中的一者与所述第一条时钟信号线连接，另一者与所述辅助时钟信号线连接。
8.根据权利要求6所述的栅极驱动电路，其特征在于，一个所述驱动子电路内所有所述第一个移位寄存器均与所述第一条时钟信号线连接，另一个所述驱动子电路内所有所述第一个移位寄存器均与所述辅助时钟信号线连接。
9.根据权利要求6所述的栅极驱动电路，其特征在于，所述N个移位寄存器中第i个移位寄存器与第i条时钟信号线连接，i为大于1且小于或等于N的正整数，一个所述驱动子电路中的一个所述驱动组内所述第i个移位寄存器与另一个所述驱动子电路中的一个所述驱动组内所述第i个移位寄存器为同一条栅线提供扫描信号。
10.一种显示基板，具有显示区，其特征在于，所述显示基板包括：
11.一种显示装置，其特征在于，包括权利要求10所述的显示基板。
...【技术特征摘要】
1.一种栅极驱动电路，包括两个分别位于显示基板的显示区相对两侧的驱动子电路，其特征在于，所述驱动子电路包括：
2.根据权利要求1所述的栅极驱动电路，其特征在于，所述n条时钟信号线所提供的时钟信号的频率相同且相位不同，且相邻两条时钟信号线所提供的时钟信号之间具有预设时长的相位差。
3.根据权利要求2所述的栅极驱动电路，其特征在于，所述n条时钟信号线向靠近显示区的方向顺次排列，
4.根据权利要求3所述的栅极驱动电路，其特征在于，
5.根据权利要求1所述的栅极驱动电路，其特征在于，所述n条时钟信号线向靠近显示区的方向顺次排列，且相邻两条所述时钟信号线之间的间距相同，第n条时钟信号线与所述辅助时钟信号线的间距与相邻两条所述时钟信号线之间的间距相同。
6.根据权利要求1至5中任一项所述的栅极驱动电路，其特征在于，所述驱动子电路包括m个驱动组，各所述驱动组内具有n个移位寄存器，所述n个移位寄存器中包括第一个移位寄存器，所述第一移位寄存器对中两个移位寄存器分别为两个所述驱动子电路的第j组所述驱动组内的...
【专利技术属性】
技术研发人员：陈凯，赵剑，鲁思颖，韩飞，吴旺娣，李方庆，鲍王婷，张琴，
申请(专利权)人：合肥京东方显示技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。