半导体存储器制造技术

本实用新型专利技术提供了一种半导体存储器。半导体存储器中其有源区的端部中形成有第二掺杂区，从而使位线能够从有源区的端部连接第二掺杂区，并且可以实现位线掩埋于衬底中并利用沟槽隔离结构隔离相邻的位线，从而可改善相邻的位线之间发生电容耦合的现象；同时，使位线掩埋在衬底中，相应的可缓解位线与形成在衬底之上的字线之间的寄生电容，进而提高半导体存储器的器件性能。此外，可同时制备存储阵列区中字线和周边晶体管的栅极导电层，节省工艺流程。

【技术实现步骤摘要】
半导体存储器
本技术涉及集成电路半导体
，特别涉及一种半导体存储器。
技术介绍
随着半导体产业进入高性能与多功能的集成电路新时代，集成电路内半导体元件的密度会随之增加，从而使半导体元件尺寸之间的间距会随之缩小，进而会使半导体元件中的用于传导电信号的传导部之间的距离也相应的缩减，这将直接导致任意两相邻的传导部之间所产生的寄生电容增加。尤其是，随着半导体尺寸的不断缩减，相邻传导部之间所产生的寄生电容以及由寄生电容带来的干扰越来越明显。例如，半导体存储器中包括多条位线和多条字线，其中多条位线通常是形成在衬底上并沿着预定方向平行排布。如上所述，随着半导体器件尺寸的不断缩减，相邻的位线之间的间距尺寸也逐渐缩减，从而导致相邻的位线之间极易产生较大的寄生电容，影响半导体存储器的性能。同样的，随着器件尺寸的缩减，字线和位线之间也会随着间距尺寸的缩减，而出现电容耦合的现象。
技术实现思路
本技术的目的在于提供一种半导体存储器，以解决现有的半导体存储器寄生电容过大的问题。为解决上述技术问题，本技术提供一种半导体存储器，包括：衬底，所述衬底中形成有沟槽隔离结构，并界定出多个有源区，所述有源区包括沿着第一方向本文档来自技高网...

【技术保护点】
1.一种半导体存储器，其特征在于，包括：衬底，所述衬底中形成有沟槽隔离结构，并界定出多个有源区，所述有源区包括沿着第一方向延伸的第一延伸区和沿着第二方向延伸的第二延伸区，所述第一延伸区和所述第二延伸区的端部相互连接并构成一连接区，并且在所述第一延伸区远离所述连接区的衬底中形成有第一掺杂区，以及在所述第二延伸区远离所述连接区的衬底中形成有第二掺杂区；多条位线，形成在所述衬底中并沿着所述第一方向延伸，并且所述位线至少部分形成在所述沟槽隔离结构中，并在垂直于位线延伸方向上还从所述沟槽隔离结构中横向扩展至所述第二延伸区，以使所述位线与所述第二掺杂区电性连接；以及，多条字线，形成在所述衬底上并沿着所述第...

【技术特征摘要】
1.一种半导体存储器，其特征在于，包括：衬底，所述衬底中形成有沟槽隔离结构，并界定出多个有源区，所述有源区包括沿着第一方向延伸的第一延伸区和沿着第二方向延伸的第二延伸区，所述第一延伸区和所述第二延伸区的端部相互连接并构成一连接区，并且在所述第一延伸区远离所述连接区的衬底中形成有第一掺杂区，以及在所述第二延伸区远离所述连接区的衬底中形成有第二掺杂区；多条位线，形成在所述衬底中并沿着所述第一方向延伸，并且所述位线至少部分形成在所述沟槽隔离结构中，并在垂直于位线延伸方向上还从所述沟槽隔离结构中横向扩展至所述第二延伸区，以使所述位线与所述第二掺杂区电性连接；以及，多条字线，形成在所述衬底上并沿着所述第二方向延伸，所述字线覆盖所述有源区的所述连接区。2.如权利要求1所述的半导体存储器，其特征在于，所述第二掺杂区从衬底顶表面向衬底内部延伸至所述衬底的第一深度位置，所述位线的顶部位于所述衬底第二深度位置，所述位线的底部位于所述衬底的第三深度位置，并且所述第一深度位置位于所述第二深度位置和所述第三深度位置之间，以使所述位线靠近顶部的部分与所述第二掺杂区电性连接，所述位线靠近底部的部分相对于所述第二掺杂区往远离所述衬底顶表面的方向延伸至更低的深度位置中。3.如权利要求1所述的半导体存储器，其特征在于，所述第一延伸区垂直于所述第二延伸区，以使所述有源区呈L型结构。4.如权利要求1所述的半导体存储器，其特征在于，所述衬底中形成有位线沟槽，所述位线沟槽至少部分形成在所述沟槽隔离结构中并沿着所述第一方向延伸，并且所述位线沟槽在垂直于第一方向上还从所述沟槽隔离结构中横向扩展至所述第...

【专利技术属性】
技术研发人员：朱梦娜，
申请(专利权)人：长鑫存储技术有限公司，
类型：新型
国别省市：安徽,34