存储器及其制造方法技术

本发明专利技术公开了一种存储器及其制造方法，存储器的制造方法包含：提供一衬底，衬底包括外围区和器件区，器件区上形成有栅极叠层，外围区和器件区上形成有第一控制栅薄膜，第一控制栅薄膜覆盖栅极叠层；在第一控制栅薄膜上形成刻蚀停止层；去除器件区上的刻蚀停止层；在外围区和器件区上形成第二控制栅薄膜；刻蚀器件区上的栅极叠层、第一和第二控制栅薄膜，以形成依次堆叠在器件区上的浮置栅极、栅间介电层和控制栅；去除位于外围区上的第二控制栅薄膜和刻蚀停止层；以及，刻蚀第一控制栅薄膜，以在外围区上形成选择栅，选择栅的高度小于控制栅的高度。本发明专利技术可提高选择栅的栅控能力，并确保器件的存储能力和可靠性。

【技术实现步骤摘要】
存储器及其制造方法
本专利技术涉及集成电路制造
，特别涉及一种存储器及其制造方法。
技术介绍
随着电子设备性能需求的不断提高，MTP(Multi-TimeProgrammable，可多次编程)存储器被越来越广泛地作为各电子设备的存储器件而被使用。MTP存储器可执行多次数据的存入、读取和擦除等动作，其无需持续地施加电能就可以存储数据且存储的数据在断电后不会消失，并且通过施加一定的电压就能实现数据的擦除。MTP存储器的衬底通常划分为边缘(Periphery)区和器件(cell)区。所述器件区(也被称为元胞区)上形成有栅极叠层，此栅极叠层包括隧穿氧化层(tunnelOX)、用来储存电荷的浮置栅极、氧化硅/氮化硅/氧化硅(Oxide-Nitride-Oxide，ONO)栅间介电层以及用来控制数据存取的控制栅。在所述边缘区(也被称为外围区)形成有逻辑晶体管，逻辑晶体管的栅极为选择栅，所述选择栅用于逻辑控制器件区的开关器件(例如MOS管)的开启和闭合。一般在所述边缘区形成选择栅之前会在区域衬底表面形成一栅氧化层，之后再在栅氧化层上形成选择栅，栅氧化层为二氧化硅材料。MOS晶体管的性能依赖于栅氧化层的厚度。栅氧化层厚度的降低，增强了晶体管的电流驱动能力，提高了速度和功率特性。因此在工艺缩减中降低栅氧化层厚度可以有效地提高晶体管性能，然而薄的氧化层会加重电流遂穿效应并降低氧化层可靠性。研究发现，边缘区上的选择栅的高度直接影响其自身的栅控能力，在栅氧化层厚度不变的情况下，选择栅高度越高，逻辑晶体管的漏电流会增大，器件越难开启，且影响器件的响应效率。为了解决此问题，通常做法是直接减少衬底上用于形成选择栅的多晶硅层的沉积量来降低选择栅的高度，进而提升边缘区上的选择栅的栅控能力。这种做法虽然工艺较为简单，但是，这会相应的降低器件区的控制栅的高度，在对器件区进行离子注入时，离子容易穿过高度过低的控制栅，损伤ONO栅间介电层和隧穿氧化层，降低了器件区的存储能力和可靠性。
技术实现思路
本专利技术的目的是提供一种存储器及其制造方法，以提升器件的栅控能力。为了实现以上目的，本专利技术通过以下技术方案实现：一种存储器的制造方法，包括：提供一衬底，所述衬底包括外围区和器件区，所述器件区上形成有栅极叠层，所述栅极叠层包括依次堆叠在器件区上的浮置栅极薄膜和栅间介电薄膜，所述外围区和器件区上形成有第一控制栅薄膜，所述第一控制栅薄膜覆盖所述栅极叠层；在所述第一控制栅薄膜上形成刻蚀停止层；去除所述器件区上的刻蚀停止层；在所述外围区和器件区上形成第二控制栅薄膜；刻蚀所述器件区上的栅极叠层、第一控制栅薄膜和第二控制栅薄膜，以形成依次堆叠在器件区上的浮置栅极、栅间介电层和控制栅；去除位于所述外围区上的第二控制栅薄膜和刻蚀停止层；以及，刻蚀所述外围区上的第一控制栅薄膜，以在所述外围区上形成选择栅，所述选择栅的高度小于控制栅的高度。可选地，所述栅极叠层还包括位于所述器件区表面和浮置栅极薄膜之间的隧穿氧化薄膜。可选地，所述第一控制栅薄膜的材料和第二控制栅薄膜的材料相同。可选地，所述第一控制栅薄膜的材料和第二控制栅薄膜的材料均为掺杂多晶硅。可选地，所述刻蚀停止层的材料为二氧化硅。可选地，去除所述器件区上的刻蚀停止层的步骤包括：在所述外围区上的刻蚀停止层上形成第一掩膜层；以所述第一掩膜层为掩膜，刻蚀去除所述器件区上的刻蚀停止层；以及去除所述第一掩膜层。可选地，形成浮置栅极、栅间介电层和控制栅的步骤包括：在所述器件区和外围区上的所述第二控制栅薄膜上形成第二掩膜层；以所述第二掩膜层为掩膜，刻蚀所述器件区上的栅极叠层、第一控制栅薄膜和第二控制栅薄膜，以形成浮置栅极、栅间介电层和控制栅；以及去除所述第二掩膜层。可选地，去除位于所述外围区上的第二控制栅薄膜和刻蚀停止层的步骤包括：在所述器件区上形成第三掩膜层；以所述第三掩膜层为掩膜，刻蚀去除所述外围区上的第二控制栅薄膜和刻蚀停止层；以及去除所述第三掩膜层。可选地，在所述外围区上形成选择栅的步骤包括：在所述器件区和外围区上形成第四掩膜层；以所述第四掩膜层为掩膜，刻蚀所述外围区上的第一控制栅薄膜，以在所述外围区上形成选择栅；以及去除所述第四掩膜层。另一方面，一种存储器，利用如上文所述的方法形成，所述存储器包含：衬底，所述衬底包括若干存储单元区，各存储单元区包括外围区和器件区；浮置栅极，位于所述器件区上；栅间介电层，位于所述浮置栅极上；控制栅，位于所述栅间介电层上；选择栅，位于所述外围区上；其中，所述选择栅的高度小于所述控制栅的高度。本专利技术通过分步沉积第一控制栅薄膜和第二控制栅薄膜，即在所述第一控制栅薄膜上形成刻蚀停止层；去除所述器件区上的刻蚀停止层；在所述外围区和器件区上形成第二控制栅薄膜；刻蚀所述器件区上的栅极叠层、第一控制栅薄膜和第二控制栅薄膜，以形成依次堆叠在器件区上的浮置栅极、栅间介电层和控制栅；去除位于所述外围区上的第二控制栅薄膜和刻蚀停止层；以及，刻蚀所述外围区上的第一控制栅薄膜，以在所述外围区上形成选择栅，最终形成的所述选择栅的高度小于控制栅的高度来实现在器件区控制栅高度不变的条件下，降低外围区选择栅高度的目的。通过上述工艺步骤，降低了外围区的选择栅的高度，减少了选择栅的多晶硅的耗尽，进而提升外围区的选择栅的栅控能力，增加了器件的响应速率。进一步的，由于选择栅的高度小于控制栅的高度，在对器件区进行离子注入时，离子不会穿过控制栅，保护ONO和隧穿氧化层不会被所述离子损伤，提高了器件区的存储能力和可靠性。附图说明图1为本专利技术实施例中存储器的制造方法的流程示意图；图2a～图2h为本专利技术实施例中存储器的制造过程中各步骤对应的剖面结构示意图。具体实施方式下面将结合附图对本专利技术的一种存储器及其制造方法进行详细的描述，其中表示了本专利技术的优选一实施例，应该理解本领域技术人员可以修改在此描述的本专利技术而仍然实现本专利技术的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本专利技术的限制。在下列描述中，不详细描述公知的功能和结构，因为它们会使本专利技术由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须作出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本专利技术一实施例的目的。如图1所示，本实施例提供一种存储器的制造方法，所述方法包括如下步骤：步骤S1、提供一衬底，所述衬底包括外围区和器件区，所述器件区上形成有栅极叠层，所述栅极叠层包括依次堆叠在器件区上的浮置栅极薄膜和栅间介电薄膜，所述外围区和器件区上形成有第一控制栅薄膜，所述第一控制栅薄膜覆盖所述栅极叠层。步骤S2、在所述第一控制栅薄膜上形成刻蚀停止层。步骤S3、去除所述器件区上的刻蚀停止层。步骤S4、在所述外围区和器件区上形成第二控制栅薄膜。步骤S5、刻蚀所述器件区上的栅极叠层、第一控制栅薄膜和第二控制栅薄膜，以形成依次堆叠在器件区上的浮置栅极、栅间介电层和控制栅。步骤S6、去除位于所述外围区上的第二控制栅薄膜和刻蚀停止层。本文档来自技高网...

【技术保护点】
1.一种存储器的制造方法，其特征在于，包括：提供一衬底，所述衬底包括外围区和器件区，所述器件区上形成有栅极叠层，所述栅极叠层包括依次堆叠在器件区上的浮置栅极薄膜和栅间介电薄膜，所述外围区和器件区上形成有第一控制栅薄膜，所述第一控制栅薄膜覆盖所述栅极叠层；在所述第一控制栅薄膜上形成刻蚀停止层；去除所述器件区上的刻蚀停止层；在所述外围区和器件区上形成第二控制栅薄膜；刻蚀所述器件区上的栅极叠层、第一控制栅薄膜和第二控制栅薄膜，以形成依次堆叠在器件区上的浮置栅极、栅间介电层和控制栅；去除位于所述外围区上的第二控制栅薄膜和刻蚀停止层；以及，刻蚀所述外围区上的第一控制栅薄膜，以在所述外围区上形成选择栅，所述选择栅的高度小于控制栅的高度。

【技术特征摘要】
1.一种存储器的制造方法，其特征在于，包括：提供一衬底，所述衬底包括外围区和器件区，所述器件区上形成有栅极叠层，所述栅极叠层包括依次堆叠在器件区上的浮置栅极薄膜和栅间介电薄膜，所述外围区和器件区上形成有第一控制栅薄膜，所述第一控制栅薄膜覆盖所述栅极叠层；在所述第一控制栅薄膜上形成刻蚀停止层；去除所述器件区上的刻蚀停止层；在所述外围区和器件区上形成第二控制栅薄膜；刻蚀所述器件区上的栅极叠层、第一控制栅薄膜和第二控制栅薄膜，以形成依次堆叠在器件区上的浮置栅极、栅间介电层和控制栅；去除位于所述外围区上的第二控制栅薄膜和刻蚀停止层；以及，刻蚀所述外围区上的第一控制栅薄膜，以在所述外围区上形成选择栅，所述选择栅的高度小于控制栅的高度。2.如权利要求1所述的存储器的制造方法，其特征在于，所述栅极叠层还包括位于所述器件区表面和浮置栅极薄膜之间的隧穿氧化薄膜。3.如权利要求1所述的存储器的制造方法，其特征在于，所述第一控制栅薄膜的材料和第二控制栅薄膜的材料相同。4.如权利要求3所述的存储器的制造方法，其特征在于，所述第一控制栅薄膜的材料和第二控制栅薄膜的材料均为掺杂多晶硅。5.如权利要求1所述的存储器的制造方法，其特征在于，所述刻蚀停止层的材料为二氧化硅。6.如权利要求1至5中任一项所述的存储器的制造方法，其特征在于，去除所述器件区上的刻蚀停止层的步骤包括：在所述外围区上的刻蚀...

【专利技术属性】
技术研发人员：黄胜男，罗清威，李赟，
申请(专利权)人：武汉新芯集成电路制造有限公司，
类型：发明
国别省市：湖北,42