具有字符线的半导体结构及其制作方法技术

本发明专利技术公开一种具有字符线的半导体结构及其制作方法，具有字符线的半导体结构包含一基底包含一存储器区和一周边元件区，一第一沟槽和一第二沟槽设置于存储器区，一第三沟槽设置于周边元件区内，第一沟槽的宽度最小，第二沟槽的宽度次之，第三沟槽的宽度最大，一第一氧化硅层设置于第一沟槽的下半部，一氮化硅层填入第二沟槽以及第三沟槽，一第三氧化硅层设置于第三沟槽中，一字符线填入第一沟槽的上半部、覆盖第二沟槽内的氮化硅层，其中在与字符线重叠的第二沟槽内的氮化硅层的上表面不低于与字符线重叠的第一氧化硅层的上表面。

Semiconductor Structure with Character Line and Its Fabrication Method

The invention discloses a semiconductor structure with character lines and its fabrication method. The semiconductor structure with character lines includes a base including a memory area and a peripheral component area, a first groove and a second groove are located in the memory area, a third groove is located in the peripheral component area, the width of the first groove is the smallest, the width of the second groove is the second, and the width of the third groove is the second. The first silicon oxide layer is located in the lower half of the first groove. The first silicon nitride layer is filled in the second groove and the third groove. The third silicon oxide layer is arranged in the third groove. A character line is filled in the upper half of the first groove and covered with the silicon nitride layer in the second groove. The upper surface of the silicon nitride layer in the second groove overlapping with the character line is not lower than that of the character line. The superficial surface of the overlapping silicon oxide layer.

【技术实现步骤摘要】
具有字符线的半导体结构及其制作方法
本专利技术涉及一种具有字符线的半导体结构及其制作方法，特别是涉及一种可降低寄生电容的具有字符线的半导体结构及其制作方法。
技术介绍
动态随机存取存储器(dynamicrandomaccessmemory,DRAM)属于一种挥发性存储器，包含由多个存储单元(memorycell)构成的存储器区(memorycellregion)以及由控制电路构成的周边元件区(peripheralarea)。各存储单元包含一晶体管(transistor)电连接至一电容器(capacitor)，由该晶体管控制该电容器中电荷的存储或释放来达到存储数据的目的。控制电路利用横跨存储器区并与各存储单元电连接的字符线(wordline,WL)与位线(bitline,BL)，可定位至每一存储单元以控制其数据的存取。随着制作工艺世代演进，为了缩小存储单元尺寸而获得更高的集密度，存储器的结构已朝向三维(three-dimensional)发展。埋入式字符线(buriedwordline)结构即是将字符线与晶体管整合制作在基底的沟槽中并且横切各存储单元的主动元件区，形成沟槽式栅极，不仅可本文档来自技高网...

【技术保护点】
1.一种具有字符线的半导体结构，包含：基底，包含存储器区和周边元件区；第一沟槽和第二沟槽，设置于该存储器区内的该基底中，其中该第一沟槽的宽度小于该第二沟槽的宽度；第三沟槽，设置于该周边元件区内的该基底中，其中该第二沟槽的宽度小于该第三沟槽的宽度；第一氧化硅层，设置于该第一沟槽的下半部；第二氧化硅层，设置于该第二沟槽的侧壁和该第三沟槽的侧壁；氮化硅层，填入该第二沟槽以及覆盖该第三沟槽的侧壁上的该第二氧化层；第三氧化硅层，设置于该第三沟槽中，其中该第二氧化硅层、该氮化硅层和该第三氧化硅层共同填满该第三沟槽；以及字符线，填入该第一沟槽的上半部、覆盖该第二沟槽内的该氮化硅层以及部分的该存储器区，其中在...

【技术特征摘要】
1.一种具有字符线的半导体结构，包含：基底，包含存储器区和周边元件区；第一沟槽和第二沟槽，设置于该存储器区内的该基底中，其中该第一沟槽的宽度小于该第二沟槽的宽度；第三沟槽，设置于该周边元件区内的该基底中，其中该第二沟槽的宽度小于该第三沟槽的宽度；第一氧化硅层，设置于该第一沟槽的下半部；第二氧化硅层，设置于该第二沟槽的侧壁和该第三沟槽的侧壁；氮化硅层，填入该第二沟槽以及覆盖该第三沟槽的侧壁上的该第二氧化层；第三氧化硅层，设置于该第三沟槽中，其中该第二氧化硅层、该氮化硅层和该第三氧化硅层共同填满该第三沟槽；以及字符线，填入该第一沟槽的上半部、覆盖该第二沟槽内的该氮化硅层以及部分的该存储器区，其中在与该字符线重叠的该第二沟槽内的该氮化硅层的上表面不低于与该字符线重叠的该第一氧化硅层的上表面。2.如权利要求1所述的具有字符线的半导体结构，其中与该字符线重叠的该氮化硅层的上表面凸出于该第二沟槽。3.如权利要求1所述的具有字符线的半导体结构，其中与该字符线重叠的该基底具有一基底上表面，该氮化硅层的上表面和该基底上表面切齐。4.如权利要求1所述的具有字符线的半导体结构，其中与该字符线重叠的该基底具有一基底上表面，该氮化硅层的上表面低于该基底上表面。5.一种具有字符线的半导体结构的制作方法，包含：提供一基底，包含...

【专利技术属性】
技术研发人员：张峰溢，李甫哲，
申请(专利权)人：联华电子股份有限公司，福建省晋华集成电路有限公司，
类型：发明
国别省市：中国台湾,71