解码方法、存储器存储装置及存储器控制电路单元制造方法及图纸

本发明专利技术的一范例实施例提供一种解码方法、存储器存储装置及存储器控制电路单元，包括：将第一数据暂存至缓冲存储器，其中缓冲存储器包括第一缓冲区与第二缓冲区；将第二缓冲区的解码数据复制到第一缓冲区；在第一缓冲区中，基于所复制的解码数据对第一数据执行第一类解码操作，其中所复制的解码数据不同于对应于第一数据的原始解码数据；以及若第一类解码操作成功，输出已解码数据。藉此，可提高解码操作的效率。

Decoding method, memory storage device and memory control circuit unit

An example embodiment of the present invention provides a decoding method, a memory storage device and a memory control circuit unit, including: temporarily storing the first data to a buffer memory, where the buffer memory includes a first buffer and a second buffer; copying the decoded data of the second buffer to a first buffer; and in the first buffer, copying the decoded data to a first buffer based on the copied decoded data. The data performs the first type of decoding operation, in which the copied decoded data is different from the original decoded data corresponding to the first data, and if the first type of decoding operation is successful, the decoded data is output. Thus, the efficiency of decoding operation can be improved.

【技术实现步骤摘要】
解码方法、存储器存储装置及存储器控制电路单元
本专利技术涉及一种解码方法、存储器存储装置及存储器控制电路单元。
技术介绍
数码相机、移动电话与MP3播放器在这几年来的成长十分迅速，使得消费者对存储媒体的需求也急速增加。由于可复写式非易失性存储器模块(rewritablenon-volatilememorymodule)(例如，快闪存储器)具有数据非易失性、省电、体积小，以及无机械结构等特性，所以非常适合内建于上述所举例的各种可携式多媒体装置中。一般来说，为了确保数据的正确性，数据会先被编码然后再被存入可复写式非易失性存储器模块中。在读取数据时，数据会被解码以尝试更正其中的错误。若数据中的错误皆被更正，更正的数据才会被传回给主机系统。然而，随着编/解码技术逐渐进步，编/解码过程中需要暂存的数据的数据量可能会大于所设置的缓冲存储器的容量。因此，在编/解码过程中往往需要重复从可复写式非易失性存储器模块中读取特定数据，从而增加可复写式非易失性存储器模块的损耗，并且也会降低编/解码速度。特别是，在叠代解码操作中，上述情况更加显著。
技术实现思路
本专利技术的一范例实施例提供一种解码方法、存储器存储本文档来自技高网...

【技术保护点】
1.一种解码方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，其特征在于，所述解码方法包括：将第一数据暂存至缓冲存储器，其中所述缓冲存储器包括第一缓冲区与第二缓冲区；将所述第二缓冲区的解码数据复制到所述第一缓冲区；在所述第一缓冲区中，基于所复制的所述解码数据对所述第一数据执行第一类解码操作，其中所复制的所述解码数据不同于对应于所述第一数据的原始解码数据；以及若所述第一类解码操作成功，输出已解码数据。

【技术特征摘要】
1.一种解码方法，用于可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元，其特征在于，所述解码方法包括：将第一数据暂存至缓冲存储器，其中所述缓冲存储器包括第一缓冲区与第二缓冲区；将所述第二缓冲区的解码数据复制到所述第一缓冲区；在所述第一缓冲区中，基于所复制的所述解码数据对所述第一数据执行第一类解码操作，其中所复制的所述解码数据不同于对应于所述第一数据的原始解码数据；以及若所述第一类解码操作成功，输出已解码数据。2.根据权利要求1所述的解码方法，还包括：编码原始数据以产生对应于所述第一数据的所述原始解码数据；将所述原始数据存储至所述至少一第一实体单元；以及将对应于所述第一数据的所述原始解码数据存储于所述多个实体单元中的至少一第二实体单元。3.根据权利要求1所述的解码方法，还包括：从所述至少一第一实体单元读取原始数据并从所述多个实体单元中的至少一第二实体单元读取对应于所述第一数据的所述原始解码数据；将所述原始数据与对应于所述第一数据的所述原始解码数据载入至所述缓冲存储器；以及在所述第一缓冲区中，基于对应于所述第一数据的所述原始解码数据对所述原始数据执行所述第一类解码操作。4.根据权利要求3所述的解码方法，还包括：在基于对应于所述第一数据的所述原始解码数据对所述原始数据执行所述第一类解码操作之前，将对应于所述第一数据的所述原始解码数据复制到所述第二缓冲区。5.根据权利要求1所述的解码方法，还包括：基于所述第二缓冲区中的所述解码数据对已更正数据执行第二类解码操作，以更新所述第二缓冲区中的所述解码数据，其中所述已更正数据是经由所述第一类解码操作更正。6.根据权利要求5所述的解码方法，其中所述已更正数据不包括具有无法更正错误的数据单元。7.根据权利要求1所述的解码方法，其中复制到所述第一缓冲区的所述解码数据是基于对已更正数据以及对应于所述第一数据的所述原始解码数据所执行的一第二类解码操作而产生。8.根据权利要求1所述的解码方法，其中所述第一类解码操作包括正常解码模式与擦除模式，且所述解码方法还包括：根据所述第一数据中具有无法更正错误的数据单元的总数，决定将所述第一类解码操作操作于所述正常解码模式或所述擦除模式。9.根据权利要求1所述的解码方法，其中所述第一数据是在所述至少一第一实体单元中受独立硬盘冗余阵列错误更正码保护。10.根据权利要求1所述的解码方法，其中所述第一类解码操作属于多讯框解码，且所述解码方法还包括：根据所述第一类解码操作的解码结果执行单讯框解码，以验证所述第一类解码操作对至少一错误比特的更正。11.一种存储器存储装置，其特征在于，包括：连接接口单元，用以连接至主机系统；可复写式非易失性存储器模块，其中所述可复写式非易失性存储器模块包括多个实体单元；以及存储器控制电路单元，连接至所述连接接口单元与所述可复写式非易失性存储器模块，其中所述存储器控制电路单元用以将第一数据暂存至缓冲存储器，其中所述缓冲存储器包括第一缓冲区与第二缓冲区，其中所述存储器控制电路单元还用以将所述第二缓冲区的解码数据复制到所述第一缓冲区，其中所述存储器控制电路单元还用以于所述第一缓冲区中基于所复制的所述解码数据对所述第一数据执行第一类解码操作，其中所复制的所述解码数据不同于对应于所述第一数据的原始解码数据，其中若所述第一类解码操作成功，所述存储器控制电路单元还用以输出已解码数据。12.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还用以编码原始数据以产生对应于所述第一数据的所述原始解码数据，其中所述存储器控制电路单元还用以将所述原始数据存储至所述至少一第一实体单元，其中所述存储器控制电路单元还用以将对应于所述第一数据的所述原始解码数据存储于所述多个实体单元中的至少一第二实体单元。13.根据权利要求11所述的存储器存储装置，其中所述存储器控制电路单元还用以指示从所述至少一第一实体单元读取所述原始数据并从所述多个实体单元中的至少一第二实体单元读取对应于所述第一数据的所述原始解码数据，其中所述存储器控制电路单元还用以将所述原始数据与对应于所述第一数据的所述原始解码数据载入至所述缓冲存储器，其中所述存储器控制电路单元还用以于所述第一缓冲区中基于对应于所述第一数据的所述原始解码数据对所述原始数据执行所述第一类解码操作。14.根据权利要求13所述的存储器存储装置，其中在基于对应于所述第一数据的所述原始解码数据对所述原始数据执行所述第一类解码操作之前，所述存储器控制电路单元还用以将对应于所述第一数据的所述原始解码数据复制到所述第二缓冲区。15.根据权利要求11所述的存储器存储装置，其中所...

【专利技术属性】
技术研发人员：仇志良，
申请(专利权)人：群联电子股份有限公司，
类型：发明
国别省市：中国台湾,71