存储装置的控制方法制造方法及图纸

本发明专利技术的实施方式提供一种防止存储单元的误动作的存储装置的控制方法。实施方式的存储装置具备沿第1方向积层而成的电极层、及在所述第1方向贯穿所述电极层的通道层，所述电极层包含第1电极层、积层在所述第1电极层之上的第2电极层、及积层在所述第2电极层之上的第3电极层。所述存储装置还具备电路，该电路对所述第1电极层供给第1电位，对所述第2电极层供给第2电位，对所述第3电极层供给第3电位，且所述存储装置在所述通道层与所述第1电极层交叉的部分分别具有存储单元。将数据写入至所述存储单元的动作包括：第1步骤，对所述第2电极层供给所述第2电位；第2步骤，在所述第1步骤的开始时间点或所述第1步骤的开始时间点之后，对所述第3电极层供给所述第3电位；以及第3步骤，在将所述第2电极层保持为所述第2电位的条件下，在所述第2步骤的开始时间点之后，对所述第1电极层供给所述第1电位。

【技术实现步骤摘要】
存储装置的控制方法[相关申请]本申请享有以日本专利申请2017-173233号(申请日：2017年9月8日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的全部内容。
本专利技术的实施方式涉及一种存储装置的控制方法。
技术介绍
正在推进包含三维配置的存储单元的存储装置的开发。例如，NAND(NotAND，与非)型存储装置具有三维构造的存储单元阵列，该三维构造的存储单元阵列包含积层有多个的电极层、及在积层方向贯穿这些电极层的通道层。对多个电极层分别赋予不同的电位，存储单元阵列通过电极层与通道层之间的电位差来驱动。为了增大这种构成的存储单元阵列的集成度，有效的方法是：使电极层薄层化而增大它的积层数、以及使将电极层间电绝缘的层间绝缘膜薄层化。然而，电极层的薄层化会使它的电阻增大，层间绝缘膜的薄层化会使电极间的寄生电容增大。因此，存在如下情况：存储单元阵列内的晶体管动作产生延迟，而使存储单元误动作。
技术实现思路
实施方式提供一种防止存储单元的误动作的存储装置的控制方法。实施方式的存储装置具备沿第1方向积层而成的电极层、以及在所述第1方向贯穿所述电极层的通道层，所述电极层包含第1电极层、积层在所述第1电极层之上的第2电极层、以及积层在所述第2电极层之上的第3电极层。所述存储装置还具备电路，该电路对所述第1电极层供给第1电位、对所述第2电极层供给第2电位、对所述第3电极层供给第3电位，且所述存储装置在所述通道层与所述第1电极层交叉的部分分别具有存储单元。将数据写入到所述存储单元的动作包括：第1步骤，对所述第2电极层供给第2电位；第2步骤，在所述第1步骤的开始时间点或所述第1步骤的开始时间点之后，对所述第3电极层供给第3电位；以及第3步骤，在所述第2电极层保持为所述第2电位的条件下，在所述第2步骤的开始时间点之后，对所述第1电极层供给第1电位。附图说明图1是示意性地表示实施方式的存储装置的立体图。图2(a)及图2(b)是表示实施方式的存储装置的示意图。图3是表示实施方式的存储装置的动作的时序图。图4是表示第1比较例的存储装置的动作的时序图。图5是表示实施方式的第1变化例的存储装置的动作的时序图。图6是表示实施方式的第2变化例的存储装置的示意剖视图。图7是表示实施方式的第2变化例的存储装置的动作的时序图。图8(a)及图8(b)是表示第2比较例的存储装置的构成的剖视图及表示其动作的时序图。图9是表示实施方式的第3变化例的存储装置的动作的时序图。具体实施方式以下，一边参照附图一边对实施方式进行说明。对附图中的相同部分附注相同符号，并适当省略其详细说明，而对不同的部分进行说明。此外，附图是示意性或概念性的图，各部分的厚度与宽度的关系、部分间的大小的比率等未必与实物相同。另外，即使在表示相同部分的情况下，也有根据附图而将相互的尺寸或比率差别表示的情况。进而，使用各图中所示的X轴、Y轴及Z轴对各部分的配置及构成进行说明。X轴、Y轴、Z轴相互正交，且分别表示X方向、Y方向、Z方向。另外，有时将Z方向设为上方并将它的相反方向设为下方而进行说明。图1是示意性地表示实施方式的存储装置1的存储单元阵列MCA的立体图。存储装置1例如是NAND型非易失性存储装置，且包含三维配置的存储单元。如图1所示，存储装置1具备导电层(以下称为源极层10)、选择栅极SGS、字线WL、及选择栅极SGD。选择栅极SGS介隔层间绝缘膜20而积层在源极层10之上。字线WL介隔层间绝缘膜20而积层在选择栅极SGS之上。选择栅极SGD介隔层间绝缘膜20而积层在字线WL之上。选择栅极SGS、字线WL及选择栅极SGD分别具有平面延伸区域。选择栅极SGD例如由绝缘层30分断。绝缘层30设置在字线WL的上方，且沿着Y方向延伸。因此，在字线WL上并排配置选择栅极SGDA及选择栅极SGDB。选择栅极SGDA及SGDB例如分别包含多个选择栅极SGD。源极层10例如是设置在硅衬底(未图示)的P型阱。另外，源极层10也可以是介隔层间绝缘膜(未图示)而设置在硅衬底(未图示)上的多晶硅层或金属层。选择栅极SGS、字线WL、选择栅极SGD例如是含有钨(W)的金属层。层间绝缘膜20及绝缘层30例如是含有氧化硅的绝缘体。存储装置1还具备多个柱状体CL。柱状体CL贯穿选择栅极SGS、字线WL及选择栅极SGD，且沿着它们的积层方向即Z方向延伸。存储装置1还具备设置在选择栅极SGD的上方的多条位线BL、以及源极线SL。柱状体CL分别经由接触插塞V1而电连接于位线BL。例如，共用选择栅极SGDA的柱状体CL中的1个与共用选择栅极SGDB的柱状体CL中的1个电连接于1条位线BL。源极线SL经由源极接点LI而电连接于源极层10。源极接点LI例如是沿着选择栅极SGS、字线WL及选择栅极SGD各自的侧面在Y方向及Z方向延伸的平板状的导电体。此外，在图1中，为了表示存储装置1的构造，省略了设置在源极接点LI与字线WL、选择栅极SGS及SGD之间的绝缘层23、及设置在选择栅极SGD与位线BL之间的层间绝缘膜25(参照图6)。图2(a)及2(b)是表示实施方式的存储装置1的示意图。图2(a)是表示存储装置1的构成的框图。图2(b)是表示沿着X-Z平面的截面的一部分的示意图。如图2(a)所示，存储装置1包含存储单元阵列MCA、读出放大器SA、行解码器RD以及控制部CU。读出放大器SA经由位线BL而电连接于存储单元阵列MCA。行解码器RD经由栅极配线GL而电连接于存储单元阵列。控制部CU经由读出放大器SA及行解码器RD而控制存储单元阵列MCA的动作。读出放大器SA、行解码器RD及控制部CU例如包含于配置在存储单元阵列MCA的周边的电路中。另外，读出放大器SA、行解码器RD及控制部CU无须作为彼此分离的区域而配置在电路内，只要电路整体包含各自的功能即可。如图2(b)所示，多个电极层介隔层间绝缘膜20而积层在源极层10之上。多个电极层经由栅极配线GL而电连接于行解码器RD。多个电极层例如通过从行解码器分别供给的电位，而作为选择栅极SGS、字线WL及选择栅极SGD发挥功能。在该例子中，电极层从源极层10侧起包含选择栅极SGSB、SGS、字线WLDS0、WLDS1、WL、WLD1、WLD0以及选择栅极SGD。字线WLDS0、WLDS1、WLD1以及WLD0是所谓虚设字线。柱状体CL在Z方向贯穿电极层，且例如具有半导体层40、绝缘层50、以及绝缘性芯60。绝缘性芯60在柱状体CL的内部沿Z方向延伸。半导体层40以包围绝缘性芯60的侧面的方式设置，且沿着绝缘性芯60在Z方向延伸。绝缘层50在电极层与半导体层40之间沿Z方向延伸。绝缘层50以包围半导体层40的侧面的方式设置。存储装置1例如包含设置在源极层10与柱状体CL之间的半导体通道70。半导体通道70在Z方向贯穿选择栅极SGSB，且将源极层10与半导体层40电连接。另外，源极接点LI将电极层分断，且连接于源极层10。在源极接点LI与电极层之间设置绝缘层23，而将两者电分离。在存储装置1中，在半导体层40贯穿字线WL的部分分别设置存储单元MC。在绝缘层50中，位于半导体层40与各字线WL之间的部分作为存储单元MC的电荷保持层发挥功能。半导体层40作为被多个存储本文档来自技高网...

【技术保护点】
1.一种存储装置的控制方法，其特征在于是如下存储装置的控制方法，所述存储装置具备：电极层，包含第1电极层、积层在所述第1电极层之上的第2电极层、以及积层在所述第2电极层之上的第3电极层，且沿第1方向积层而成；通道层，在所述第1方向贯穿所述电极层；以及电路，对所述第1电极层供给第1电位，对所述第2电极层供给第2电位，对所述第3电极层供给第3电位；在所述通道层与所述第1电极层交叉的部分分别具有存储单元，且将数据写入至所述存储单元的动作包括：第1步骤，对所述第2电极层供给所述第2电位；第2步骤，在所述第1步骤的开始时间点或所述第1步骤的开始时间点之后对所述第3电极层供给所述第3电位；以及第3步骤，在所述第2电极层保持为所述第2电位的条件下，在所述第2步骤的开始时间点之后对所述第1电极层供给所述第1电位。

【技术特征摘要】
2017.09.08 JP 2017-1732331.一种存储装置的控制方法，其特征在于是如下存储装置的控制方法，所述存储装置具备：电极层，包含第1电极层、积层在所述第1电极层之上的第2电极层、以及积层在所述第2电极层之上的第3电极层，且沿第1方向积层而成；通道层，在所述第1方向贯穿所述电极层；以及电路，对所述第1电极层供给第1电位，对所述第2电极层供给第2电位，对所述第3电极层供给第3电位；在所述通道层与所述第1电极层交叉的部分分别具有存储单元，且将数据写入至所述存储单元的动作包括：第1步骤，对所述第2电极层供给所述第2电位；第2步骤，在所述第1步骤的开始时间点或所述第1步骤的开始时间点之后对所述第3电极层供给所述第3电位；以及第3步骤，在所述第2电极层保持为所述第2电位的条件下，在所述第2步骤的开始时间点之后对所述第1电极层供给所述第1电位。2.根据权利要求1所述的存储装置的控制方法，其特征在于：所述第2电位包含第1电平、及低于所述第1电平的第2电平，所述第3电位在所述第3步骤开始前下降，且所述第2电位与所述第3电位的下降同时地从所述第1电平向所述第2电平下降。3.根据权利要求1或2所述的存储装置的控制方法，其...

【专利技术属性】
技术研发人员：铃木亮太，泉达雄，
申请(专利权)人：东芝存储器株式会社，
类型：发明
国别省市：日本,JP