一种减少电压差的存储器字线选择电路及芯片和存储器制造技术

本发明专利技术公开了一种减少电压差的存储器字线选择电路及芯片和存储器，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。本发明专利技术能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。

【技术实现步骤摘要】
一种减少电压差的存储器字线选择电路及芯片和存储器
本专利技术涉及一种存储器的字线线路，特别是一种减少电压差的存储器字线选择电路及芯片和存储器。
技术介绍
在存储器电路中，字线选择电路的输出电压可以为正压，也可以为负压，而传统的字线选择电路的输出电压范围比较宽，正负压之间相差较大，在字线信号输出端(WordLine，简称WL)切换电压的时候容易对电路中的MOS管造成影响，降低电路的可靠性和耐久性。
技术实现思路
为解决上述问题，本专利技术提供了一种减少电压差的存储器字线选择电路，能够有效降低电路中的MOS管的电压差，保护MOS管，从而提高电路可靠性和耐久性。本专利技术解决其问题所采用的技术方案是：一种减少电压差的存储器字线选择电路，包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端本文档来自技高网...

【技术保护点】
1.一种减少电压差的存储器字线选择电路，其特征在于：包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。

【技术特征摘要】
1.一种减少电压差的存储器字线选择电路，其特征在于：包括三个P型mos管和三个N型mos管，所述三个P型mos管分别为MP0、MP1和MP2，所述三个N型mos管分别为MN0、MN1和MN2，所述MP0的漏极和MP1和漏极均连接到所述MP2的源极，所述MN0的漏极和MN1和漏极均连接到所述MN2的源极，所述MP2的漏极和MN2的漏极连接并引出字线信号输出端WL，所述MP2的栅极和MN2的栅极分别作为字线控制输入端PVmid和NVmind。2.根据权利要求1所述的一种减少电压差的存储器字线选择电路，其特征在于：所述字线控制输入端PVmid保持接地电压GND，所述字线控制输入端NVmid保持低位负...

【专利技术属性】
技术研发人员：张登军，安友伟，余作欢，李建球，杨小龙，刘大海，张亦锋，李迪，陈晓君，逯钊琦，
申请(专利权)人：合肥博雅半导体有限公司，
类型：发明
国别省市：安徽,34