用于存储器的数据处理方法和相关数据处理器技术

一种数据处理方法包括以下步骤：将一页比特数据划分成多个组；对多个组中的每个组中第一比特值的数量和第二比特值的数量进行计数；比较所述第一比特值的数量和所述第二比特值的数量；基于比较所述第一比特值的数量和所述第二比特值的数量的结果，对所述多个组中的每组进行再成形流程；以及在所述再成形流程之后，在存储器中存储所述一页比特数据。

Data Processing Method and Related Data Processor for Memory

A data processing method includes the following steps: dividing a page of bit data into groups; counting the number of first and second bit values in each group; comparing the number of first bit values with the number of second bit values; and comparing the number of first and second bit values based on the results of comparing the number of first bit values with the number of second bit values. Each group in a plurality of groups is reproduced, and after the reproducing process, the one-page bit data is stored in a memory.

【技术实现步骤摘要】
【国外来华专利技术】用于存储器的数据处理方法和相关数据处理器
本专利技术涉及用于存储器的数据处理方法，更具体而言，涉及用于四电平单元(QLC)NAND闪存存储器的数据处理方法。
技术介绍
非易失性存储器是一种计算机存储器，其可以存储数据，并且在切断计算机系统的电力之后数据可以不丢失。在那些非易失性存储器系统中，NAND闪存存储器的优点是低功率和高速度，近年来随着便携式装置的广泛使用而变得普及。NAND闪存存储器在个体存储单元中存储数据。传统上，每个存储单元具有两种可能状态，因此每个单元中存储一比特的数据，这构成了所谓的单电平单元(SLC)闪存存储器。SLC存储器的优点是更高的写入速度、更低的功耗和更高的单元耐受能力。由于SLC闪存存储器每个单元仅存储一比特的数据，所以制造单位存储空间成本更高。为了降低成本，NAND闪存供应商一直在致力于提高存储密度，因此生成了多比特单元(MBC)闪存存储器，例如多电平单元(MLC)闪存存储器。“MBC”是指能够存储超过一个单比特数据的存储元件。MBC闪存是一种使用每单元多电平的闪存存储器技术，以允许使用相同数量晶体管存储更多比特。在SLC闪存技术中，每个单元能够存在于两种状态之一中，每个单元存储一比特的数据。相比之下，MLC闪存存储器具有每个单元四种可能状态，因此能够每个单元存储两比特的数据。由于MLC闪存存储器有更高数据密度，所以能够具有每比特存储的数据成本更低的优势。不过，MLC闪存技术减小了分隔状态的裕量大小，这导致出错的可能性增大。当前，开发了三电平单元(TLC)和四电平单元(QLC)闪存存储器，其中每个单元被配置成分别存储3比特和4比特的数据。例如，在QLCNAND闪存存储器中，一个单元可以存储4比特数据；因此，单元可以处于16种不同状态之一中，由E(也称为D0)、D1、D2……D15表示。在电荷捕获型NAND闪存存储器中，一个沟道孔中的所有存储单元共享相同的电荷捕获层(CTL)。请参考图1，图1是电荷捕获型NAND闪存存储器的截面示意图，其中示出了阻隔氧化物、CTL、隧道氧化物和多晶硅沟道。在CTL中，可以通过基于数据通过从单元栅极端子接收的电压对存储单元编程从而插入电子，以确定存储单元的状态。在一个沟道孔中的两个相邻单元存储不同状态时，CTL中的电子和空穴漂移到相邻单元中，尤其是在相同沟道孔中两个相邻单元中存储有状态组合(E,D15)或(D15,E)时，如图2所示。详细而言，D15状态中的电子可以横向散布到E状态单元，E状态单元中的空穴可以横向散布到D15状态单元。在这样的状态布置中，可能会降低所存储数据的精确度，数据保持问题可能变严重。在现有技术中，NAND闪存系统不处理这一问题。NAND闪存系统仅仅对输入数据进行随机化，然后存储随机化的数据，其中随机化流程不能改变(E,D15)或(D15,E)状态布置的发生概率，从而不能改善数据保持问题。于是，现有技术中还有改进的需求。
技术实现思路
因此，本专利技术的目的是提供一种数据处理方法，其能够降低一个沟道孔中两个相邻单元的状态组合(E,D15)或(D15,E)的发生概率，以便减轻数据保持问题。本专利技术实施例公开了一种数据处理方法。该数据处理方法包括：将一页比特数据划分成多个组；对多个组中的每个组中第一比特值的数量和第二比特值的数量进行计数；比较所述第一比特值的数量和所述第二比特值的数量；基于比较所述第一比特值的数量和所述第二比特值的数量的结果，对所述多个组中的每个组执行再成形流程；以及在所述再成形流程之后，在存储器中存储所述一页比特数据。本专利技术的另一实施例公开了一种用于处理位数据的数据处理器。该数据处理器包括接收器和处理单元。接收器被配置用于接收一页比特数据。该处理单元被配置为执行以下单元：用于将一页比特数据划分成多个组的划分单元；用于对多个组中的每个组中第一比特值的数量和第二比特值的数量进行计数的计数单元；用于比较所述第一比特值的数量和所述第二比特值的数量的比较单元；用于基于比较单元的结果，对所述多个组中的每个组进行再成形流程的执行单元；以及用于在所述再成形流程之后，在存储器中存储所述一页比特数据的存储单元。在阅读各附图中所示的优选实施例的以下详细描述之后，本领域的普通技术人员毫无疑问将明了本专利技术的这些和其他目的。附图说明图1是电荷捕获型NAND闪存存储器的截面示意图。图2是QLC型NAND闪存中具有最坏性能的状态组合的示意图。图3是根据本专利技术实施例的数据处理系统的示意图。图4A是一般情况下属于QLC型NAND闪存存储器一条字线的存储单元中每种状态的比例示意图。图4B是在数据处理器处理之后，属于QLC型NAND闪存存储器的一条字线的存储单元中每种状态的比例的示意图。图5是根据本专利技术实施例的数据处理过程的示意图。图6是将一页数据划分成多个组的实施方式以及在NAND闪存存储器的一页中的数据存储布置的示意图。具体实施方式请参考图3，图3是根据本专利技术实施例的数据处理系统30的示意图。如图3所示，数据处理系统30包括数据处理器310和存储器320。数据处理器310被配置成接收用户数据并向存储器320输出数据，以在存储器320中存储该数据。在实施例中，存储器320可以是NAND闪存存储器，数据处理器310可以是闪存控制器或任何其他相关的处理装置。数据处理器310包括接收器312、若干缓冲器314和处理单元316。由接收器312接收待存储的数据，然后存储在缓冲器314中。根据处理单元316的配置，每个缓冲器可以存储一页数据或从一页分出的一组数据。处理单元316可以是集成电路中包括的控制逻辑或处理逻辑，用于在将数据发送到存储器320之前处理数据。如上所述，在一个沟道孔中的两个相邻存储单元存储不同状态时，电荷捕获层(CTL)中的电子和空穴可能漂移到相邻单元中，尤其是两个相邻单元中存储有状态组合(E,D15)或(D15,E)时。这样导致数据保持问题。本专利技术通过一种数据处理技术解决了这个问题，该技术减小了状态“E”和“D15”的发生概率，这又减小了出现状态组合(E,D15)或(D15,E)并被存储于两个相邻单元中的概率。请参考图4A和4B，它们是属于一条字线的存储单元的状态分布的示意图。图4A示出了在数据处理器310处理之前，属于QLC型NAND闪存存储器一条字线的存储单元中的状态分布，而图4B示出了在数据处理器310处理之后，属于QLC型NAND闪存存储器的一条字线的存储单元中的状态分布。通常，接收的数据可以通过随机器，这使得数据比特“1”和“0”的发生概率基本相等。在这种状况下，在存储器320的单元中，从“E”到“D15”每种状态的发生概率可以彼此相似或相等，如图4A中所示。于是，状态“E”或“D15”的发生概率基本等于1/16。本专利技术的数据处理器310将处理输入的数据并将状态分布再成形为类似于图4B所示。在这种状况下，两侧状态的发生概率变得更低，中间状态的发生概率变得更高。这样减小了状态“E”和“D15”的发生概率，由此减小了状态组合(E,D15)或(D15,E)出现于一个沟道孔中两个相邻单元中的概率。更具体而言，可以使用特定比特编码方案并改变待存储数据中的比特值“1”和“0”的概率，实现图4B中所示的状态分布。在实施例中，该比特编码方案可本文档来自技高网...

【技术保护点】
1.一种数据处理方法，包括：将一页比特数据划分成多个组；对所述多个组中的每个组中第一比特值的数量和第二比特值的数量进行计数；比较所述第一比特值的数量和所述第二比特值的数量；基于比较所述第一比特值的数量和所述第二比特值的数量的结果，对所述多个组中的每个组执行再成形流程；以及在所述再成形流程之后，在存储器中存储所述一页比特数据。

【技术特征摘要】
【国外来华专利技术】1.一种数据处理方法，包括：将一页比特数据划分成多个组；对所述多个组中的每个组中第一比特值的数量和第二比特值的数量进行计数；比较所述第一比特值的数量和所述第二比特值的数量；基于比较所述第一比特值的数量和所述第二比特值的数量的结果，对所述多个组中的每个组执行再成形流程；以及在所述再成形流程之后，在存储器中存储所述一页比特数据。2.根据权利要求1所述的数据处理方法，其中，所述再成形流程包括以下操作中的至少一项：在所述多个组中的第一组中所述第一比特值的数量大于所述第二比特值的数量时，反转所述第一组中的所述比特数据；以及在所述多个组中的第二组中所述第一比特值的数量小于所述第二比特值的数量时，保持所述第二组中的所述比特数据。3.根据权利要求1所述的数据处理方法，还包括：生成指示在所述再成形流程中所述多个组中的一组中的所述比特数据被反转还是保持的标志。4.根据权利要求3所述的数据处理方法，还包括：在所述存储器中存储所述标志。5.根据权利要求1所述的数据处理方法，其中，将对应于所述存储器的多个存储单元中的状态分布的比特值编码成允许所述第二比特值比所述第一比特值更集中于所述状态分布的中间状态。6.根据权利要求5所述的数据处理方法，其中，所述再成形流程修改所述存储单元中的所述状态分布中的至少一种状态的发生概率。7.根据权利要求1所述的数据处理方法，其中，所述存储器是四电平单元(QLC)NAND闪存存储器。8.根据权利要求7所述的数据处理方法，其中，所述QLCNAND闪存存储器的每个单元都被配置成存储分别属于4个比特数据页的4比特数据。9.一种用于处理比特数据的数据处理器，所述数据处理器包括：接收器，所述接收器用于接收一页比特数据；以及处理单元，所述处理单元用于执行以下单元：划分单元，所述划分单元...

【专利技术属性】
技术研发人员：徐启康，付祥，霍宗亮，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42