处理器制造技术

本发明专利技术涉及的处理器，是循环地按照分配给线程的时间来执行多个线程的处理器，其具备可重构的集成电路；事先存储与多个线程的各个对应的电路构成信息，根据电路构成信息将上述集成电路的一部分进行重构，依次使用根据对应于线程的电路构成信息进行了重构的集成电路，执行该线程。在执行某线程的期间，选择下面执行的线程，对于正在执行的线程在使用的上述集成电路部分之外的部分，为了下面执行的线程而进行重构。

【技术实现步骤摘要】

本专利技术涉及处理器，尤其涉及具有可重构的集成电路的处理器。
技术实现思路
近年的处理器，例如在使用了数字信号的影像、音频设备中搭载的处 理器，需要对应多个处理。从压缩影像的情况来看，作为其压縮方法的MPEG2、 MPEG4、 H.263、 H.264等多个标准已实现了实用化。因此，考虑用户的便利性等，要求近年的影像、音频设备实现在一个 设备中对应这些多个标准等的多个功能。为了满足这些要求，可以考虑通过搭载多个进行一个处理的硬件来实 现多个处理的方法，或者只搭载一个硬件并用软件执行多个处理的方法。前者的方法具有能够实现高性能的优点，但存在要实现的功能较多的 情况下，电路规模变大的缺点。再者，在追加新功能的情况下，需要追加 硬件。另一方面，后者的方法具有通过软件的追加、变更等能够灵活地进行 多个功能的实现、追加等的优点，但存在难以提高性能的缺点。因此，提出了如下的可重构硬件在同结构的电路结构的一部分装入 适于特定处理的电路，通过动态地变更硬件结构，对于特定的处理，可实 现灵活且高性能的处理(参考专利文献l)。专利文献1:国际公开第2002/095496号小册子但是，这样的可重构硬件除了安装电路功能的部分以外，还需要布线 部分、开关等，必然导致电路规模变大，而且，重构需要时间。
技术实现思路
因此，本专利技术的目的在于，提供一种抑制电路规模、灵活且高性能的 处理器。为了实现上述问题，本专利技术的处理器，执行由多个指令构成的程序， 其特征在于，具有可重构的集成电路；重构单元，根据电路构成信息， 将所述集成电路的一部分进行重构；构成信息存储单元，存储与多个指令 的各个相对应的电路构成信息；选择单元，根据所述电路构成信息，选择 可同时重构所述集成电路的2个以上的指令；执行单元，使用根据与所述 选择单元所选择的2个以上的指令相对应的电路构成信息进行了重构的集 成电路，并行执行该2个以上的指令。本专利技术的处理器，其特征在于，具有指令取出部，从指令存储部读 入包含操作码和操作数的指令码；指令解码部，解码读入的指令码；指令 执行部，包含可重构运算器；控制部，根据所述指令解码部的解码结果， 控制所述指令执行部的动作；构成信息存储部，按照每个操作码的类别， 存储用于构成该操作码所表示的处理执行所需要电路的电路构成信息，所 述指令解码部根据解码结果指示所述可重构运算器进行重构，所述可重构 运算器按照来自所述指令解码部的指示，使用与解码的操作码对应的电路 构成信息，来进行重构，所述控制部，通过向完成重构的可重构运算器发 送解码的指令码，对于操作数所表示的数据进行控制，以执行操作码所表 示的处理。本专利技术的处理器，其特征在于，所述指令解码部基于所述电路构成信 息选择在所述可重构运算器可同时重构的2个以上的指令，所述可重构运 算器使用与被选择的2个以上的指令对应的电路构成信息来进行重构，所 述控制部使用完成重构的2个以上的电路来进行控制，以执行该2个以上 的指令。本专利技术的处理器，其特征在于，所述指令执行部还包括固定功能运算 器，所述控制部在所述构成信息存储部中不存在与解码的操作码对应的电 路构成信息的情况下，控制为使用所述固定功能运算器执行指令。本专利技术的处理器，其特征在于，所述操作数包含表示操作码和电路构成信息进行对应的代码。一种程序生成方法，生成在包含可重构运算器的处理器中使用程序， 其特征在于，在编译时，基于指令所使用的可重构运算器的区域数，来决 定程序中的指令的顺序。如上所述的程序生成方法，其特征在于，考虑可同时执行并且可同时 重构，来决定指令的顺序。为了实现上述问题，本专利技术的处理器，循环地按照分配给线程的各时 间来执行多个线程，其具备可重构的集成电路；重构单元，根据电路构 成信息，将上述集成电路的一部分进行重构；构成信息存储单元，存储与 多个线程的各个对应的电路构成信息；控制单元，依次使用根据对应于线 程的电路构成信息进行了重构的集成电路，执行该线程；选择单元，在上 述控制单元执行某线程的期间，选择下面执行的线程，上述控制单元还在执行线程的期间，对于正在执行的线程在使用的上 述集成电路部分之外的部分，使上述重构单元根据与上述选择单元所选择 的线程相对应的电路构成信息进行重构。本专利技术涉及的处理器通过具备上述结构，可以按各个线程来重构电路，所 以能够使用适于该线程的电路来执行。此外，在线程的执行中，能够进行 用于下一线程的重构，所以不需要重构所需的时间，能够实现灵活且高性 能的处理器。此外，上述处理器还包括运算器；上述控制单元使用上述运算器和上 述重构的集成电路，执行该线程。由此，能够使用通常的运算器和进行了重构的集成电路来执行线程， 根据处理来使用通常的运算器，或者使用进行了重构的运算器，或者使用 两者，因此，能够抑制电路规模，同时实现灵活且高性能的处理。例如是 将进行了重构的集成电路作为特定处理用的运算器使用等。艮P，不是为了所有的处理对集成电路进行重构，所以能够抑制可重构 电路的规模，减小整个处理器的规模，并且处理所需的电路能够重构，所 以能实现灵活且高性能的处理。一种线程执行方法，是在具有可重构的集成电路、且按照分配给线程 的各时间循环地执行多个线程的处理器中使用的线程执行方法，其特征在于，该线程执行方法包括重构步骤，根据电路构成信息，将上述集成电 路的一部分进行重构；构成信息存储步骤，在存储器中存储与多个线程的 各个对应的电路构成信息；控制步骤，依次使用根据对应于线程的电路构 成信息进行了重构的集成电路，执行该线程；选择步骤，在上述控制步骤执行某线程的期间，选择下面执行的线程，上述控制步骤还在执行线程的期间，对于正在执行的线程正使用的上 述集成电路部分以外的部分，使上述重构步骤根据与上述选择步骤所选择 的线程相对应的电路构成信息进行重构。此外，本专利技术涉及的处理器是执行由多个指令构成的程序的处理器， 其具备可重构的集成电路；重构单元，根据电路构成信息，将上述集成 电路的一部分进行重构；构成信息存储单元，存储与多个指令的各个相对 应的电路构成信息；选择单元，根据上述电路构成信息，选择可同时重构 上述集成电路的2个以上的指令；执行单元，使用根据与上述选择单元所 选择的2个以上的指令相对应的电路构成信息进行了重构的集成电路，并 行执行该2个以上的指令。本专利技术的处理器通过具备上述结构，可以按各个指令来重构集成电路， 根据重构的电路规模等，能够同时进行多个指令用的重构，因此，在抑制 电路规模的同时，能够实现灵活且高性能的处理。为了同时进行重构，不 仅考虑指令的顺序，还需要使某一指令所需要的集成电路的电路规模和其 它指令所需要的集成电路的电路规模加起来，也不会超过可重构的逻辑电 路的电路规模。附图说明图1是表示处理器1000的构成例的图。图2(a)是表示线程信息表1410的构成例及内容例的图。图2(b)是表示线程的执行例的时序图。图3(a)是表示线程信息表1420的构成例及内容例的图。图3(b)以及图3(c)是表示线程的执行例的时序图。图4是表示本处理器的线程控制的处理的流程图。图5是表示第二实施方式的处理器5000的构成例的图。图6是表示在第二实施方式中使用的指令码的构成例的图。图7是表示指令信息表5410的构成例及内容例的图。图8是本文档来自技高网...

【技术保护点】
一种处理器，执行由多个指令构成的程序，其特征在于，具有：　可重构的集成电路；　重构单元，根据电路构成信息，将所述集成电路的一部分进行重构；　构成信息存储单元，存储与多个指令的各个相对应的电路构成信息；　选择单元，根据 所述电路构成信息，选择可同时重构所述集成电路的２个以上的指令；　执行单元，使用根据与所述选择单元所选择的２个以上的指令相对应的电路构成信息进行了重构的集成电路，并行执行该２个以上的指令。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：森下广之，桥本隆，清原督三，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：JP[日本]