一种可产生启动成功标志信号的带隙基准电路制造技术

本发明专利技术公开了一种可产生启动成功标志信号的带隙基准电路，其包括有带隙基准单元和电平转换电路，电平转换电路包括有PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11，PMOS管M6的源极和PMOS管M7的源极均连接于电源端VDD，PMOS管M6的栅极连接于开关控制结点Vbp，PMOS管M7的栅极连接于启动信号结点start，NMOS管M10的漏极、NMOS管M10的栅极和NMOS管M8的栅极均连接于PMOS管M7的漏极，NMOS管M11的漏极、NMOS管M11的栅极和NMOS管M9的栅极均连接于PMOS管M6的漏极，NMOS管M10的源极与NMOS管M9的漏极相连接，NMOS管M11的源极与NMOS管M8的漏极相连接，NMOS管M9的源极和NMOS管M8的源极均接地，PMOS管M6的漏极作为启动成功标志信号输出端VBPOK。本发明专利技术能够及时提供启动成功标志信号，进而提高电路性能。

A Bandgap Reference Circuit for Generating Start-up Success Mark Signal

The invention discloses a bandgap reference circuit capable of generating start-up success signal, which includes a bandgap reference unit and a level conversion circuit. The level conversion circuit includes a PMOS transistor M6, a PMOS transistor M7, a NMOS transistor M8, a NMOS transistor M9, a NMOS transistor M10 and a NMOS transistor M11, a source of a PMOS transistor M6 and a source of a PMOS transistor M7 are connected to the power supply terminal VDD, and a gate of a PMOS transistor M6 is connected to the switch control node V P, the gate of PMOS M7 is connected to the start signal node, the drain of NMOS M10, the gate of NMOS M10 and the gate of NMOS M8 are connected to the drain of PMOS M7, the drain of NMOS M11, the gate of NMOS M11 and the drain of NMOS M9 are connected to the drain of PMOS M6, the source of NMOS M10 is connected to the drain of NMOS M9, and the source of NMOS M11 is connected to the drain of NMOS M8. The source of the NMOS M9 and the source of the NMOS M8 are grounded, and the drain of the PMOS M6 serves as the output port of the start-up success signal VBPOK. The invention can provide the start success signal in time, thereby improving the circuit performance.

【技术实现步骤摘要】
一种可产生启动成功标志信号的带隙基准电路
本专利技术涉及带隙基准电路，尤其涉及一种可产生启动成功标志信号的带隙基准电路。
技术介绍
带隙基准电路被广泛用于各类CMOS集成电路中，其作用是产生一个不随环境温度、电源电压变化的恒定基准电压。当集成电路上电之后，各个子功能模块通常是逐次按照既定顺序启动的，其中带隙基准电路作为全局参考信号应首先启动，同时提供一个启动成功的标志信号，以通知后续子功能模块开始工作。但是，传统的带隙基准电路的缺点在于，缺少一个启动成功的标志信号，从而存在电路启动失败的风险。
技术实现思路
本专利技术要解决的技术问题在于，针对现有技术的不足，提供一种能够及时提供启动成功标志信号，从而使集成电路各功能模块逐次有序启动的带隙基准电路。为解决上述技术问题，本专利技术采用如下技术方案。一种可产生启动成功标志信号的带隙基准电路，其包括有带隙基准单元和电平转换电路，所述电平转换电路包括有PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11，所述带隙基准单元包括有启动信号结点start、开关控制结点Vbp和基准电压输出端Vref，所述PMOS管M6的源极和PMOS管M7的源极均连接于电源端VDD，所述PMOS管M6的栅极连接于开关控制结点Vbp，所述PMOS管M7的栅极连接于启动信号结点start，所述NMOS管M10的漏极、所述NMOS管M10的栅极和所述NMOS管M8的栅极均连接于所述PMOS管M7的漏极，所述NMOS管M11的漏极、所述NMOS管M11的栅极和所述NMOS管M9的栅极均连接于所述PMOS管M6的漏极，所述NMOS管M10的源极与所述NMOS管M9的漏极相连接，所述NMOS管M11的源极与所述NMOS管M8的漏极相连接，所述NMOS管M9的源极和所述NMOS管M8的源极均接地，所述PMOS管M6的漏极作为启动成功标志信号输出端VBPOK。优选地，包括有MOS电容器M18，所述MOS电容器M18的漏极和源极均接地，所述MOS电容器M18的栅极连接于启动信号结点start。优选地，所述带隙基准单元是包括有运算放大器OP1的带隙基准电路。优选地，所述带隙基准单元是不含有运算放大器的带隙基准电路。本专利技术公开的可产生启动成功标志信号的带隙基准电路，在启动过程中，启动信号结点start从初始的低电位上升至接近电源电压VDD的电位值，同时开关控制结点Vbp从原来的VDD降至一个较低的电平值，该过程中，所述电平转换电路的输入信号经历了一次翻转，致使电平转换电路的输出信号可以从初始状态的低电平跳变至接近VDD的高电平，进而产生启动成功标志信号，有效保障了集成电路各功能模块逐次有序启动。附图说明图1为本专利技术一个实施例中带隙基准电路的原理图；图2为本专利技术另一实施例中带隙基准电路的原理图。具体实施方式下面结合附图和实施例对本专利技术作更加详细的描述。本专利技术公开了一种可产生启动成功标志信号的带隙基准电路，请参照图1，其包括有带隙基准单元1和电平转换电路2，所述电平转换电路2包括有PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11，所述带隙基准单元1包括有启动信号结点start、开关控制结点Vbp和基准电压输出端Vref，所述PMOS管M6的源极和PMOS管M7的源极均连接于电源端VDD，所述PMOS管M6的栅极连接于开关控制结点Vbp，所述PMOS管M7的栅极连接于启动信号结点start，所述NMOS管M10的漏极、所述NMOS管M10的栅极和所述NMOS管M8的栅极均连接于所述PMOS管M7的漏极，所述NMOS管M11的漏极、所述NMOS管M11的栅极和所述NMOS管M9的栅极均连接于所述PMOS管M6的漏极，所述NMOS管M10的源极与所述NMOS管M9的漏极相连接，所述NMOS管M11的源极与所述NMOS管M8的漏极相连接，所述NMOS管M9的源极和所述NMOS管M8的源极均接地，所述PMOS管M6的漏极作为启动成功标志信号输出端VBPOK。上述带隙基准电路在启动过程中，启动信号结点start从初始的低电位上升至接近电源电压VDD的电位值，同时开关控制结点Vbp从原来的VDD降至一个较低的电平值，该过程中，所述电平转换电路2的输入信号经历了一次翻转，致使电平转换电路2的输出信号可以从初始状态的低电平跳变至接近VDD的高电平，进而产生启动成功标志信号，有效保障了集成电路各功能模块逐次有序启动。作为一种优选方式，本实施例还包括有MOS电容器M18，所述MOS电容器M18的漏极和源极均接地，所述MOS电容器M18的栅极连接于启动信号结点start。所述MOS电容器M18的一个作用是：在带隙基准启动前保证启动信号结点start的初始电位为零伏；其另一个作用是：在带隙基准电路的启动过程中刻意拖延启动电路的关闭时间，以保证带隙基准有足够的时间完全启动。本实施例中，所述带隙基准单元1的具体电路结构请参照图1，其电路原理如下：具有相同尺寸的PMOS管M1、PMOS管M2、PMOS管M3构成电流镜结构，使得流经各PMOS管漏极的电流大小均为I1。由于运算放大器OP1具有较高的直流开环增益，使其正负输入端节点Vx1、Vx2的电压相同，并且MOS管M2的漏极电流同样经过电阻R1，因此电流I1满足:其中，Vx1为双极结型晶体管Q1的发射极节点电压，Vx3为双极结型晶体管Q2的发射极节点电压，其中，双极结型晶体管Q2的尺寸大小相当于n个双极结型晶体管Q1的并联。因此Vx1-Vx3满足：上式中，K表示玻尔兹曼常量，T表示环境绝对温度(单位为开尔文)，q为单电子所带电荷量。可以看出上式与环境温度T正相关。此电路的输出基准电压Vref满足：上式中，Vbeq3表示双极结型晶体管Q3的集电极-基极的电压，其大小与环境温度成反比。经调节电阻R2、R1的大小可以使得上式中Vbeq3和R2*K*T*ln(n)/(R1*q)两项与温度的变化关系正负抵消，从而使得基准电压Vref与环境温度无关。另外上式中基准电压Vref也与供电电压VDD无关，因此可以通过图1所示的带隙基准单元得到一个与环境温度和供电电压无关的基准电压Vref(其大小通常为1.2V左右)。实际应用中，带隙基准电路存在一个非理想稳定态，即当节点Vbp的电压值等于供电电压VDD时，MOS管M1、MOS管M2、MOS管M3全部截止，电流I1大小等于零，基准电压Vref等于0。该状态是一个不期望的稳定状态，它会使得带隙基准电路的输出恒定为0，从而无法工作。因此带隙基准电路还需要一个启动电路使其脱离这个不期望的稳定态，并产生正常的非零基准电压Vref，该启动电路由MOS管M4、MOS管M5、MOS管M12～MOS管M17构成，其中MOS管M5与带隙基准电路中的MOS管M1、MOS管M2、MOS管M3构成电流镜结构，宽长比小的NMOSM12～MOS管M17起电阻的作用。当带隙基准电路上电之后，如果电路进入不期望的状态，即Vbp＝VDD，I1＝0的状态，那么由于MOS管M12～MOS管M17的作用，PMOSM4将会被导通，随后便有电流流经Q1使得Vx1大于Vx2，运算放大器OP1输出低电平，进而使得PM本文档来自技高网...

【技术保护点】
1.一种可产生启动成功标志信号的带隙基准电路，其特征在于，包括有带隙基准单元(1)和电平转换电路(2)，所述电平转换电路(2)包括有PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11，所述带隙基准单元(1)包括有启动信号结点start、开关控制结点Vbp和基准电压输出端Vref，所述PMOS管M6的源极和PMOS管M7的源极均连接于电源端VDD，所述PMOS管M6的栅极连接于开关控制结点Vbp，所述PMOS管M7的栅极连接于启动信号结点start，所述NMOS管M10的漏极、所述NMOS管M10的栅极和所述NMOS管M8的栅极均连接于所述PMOS管M7的漏极，所述NMOS管M11的漏极、所述NMOS管M11的栅极和所述NMOS管M9的栅极均连接于所述PMOS管M6的漏极，所述NMOS管M10的源极与所述NMOS管M9的漏极相连接，所述NMOS管M11的源极与所述NMOS管M8的漏极相连接，所述NMOS管M9的源极和所述NMOS管M8的源极均接地，所述PMOS管M6的漏极作为启动成功标志信号输出端VBPOK。

【技术特征摘要】
1.一种可产生启动成功标志信号的带隙基准电路，其特征在于，包括有带隙基准单元(1)和电平转换电路(2)，所述电平转换电路(2)包括有PMOS管M6、PMOS管M7、NMOS管M8、NMOS管M9、NMOS管M10和NMOS管M11，所述带隙基准单元(1)包括有启动信号结点start、开关控制结点Vbp和基准电压输出端Vref，所述PMOS管M6的源极和PMOS管M7的源极均连接于电源端VDD，所述PMOS管M6的栅极连接于开关控制结点Vbp，所述PMOS管M7的栅极连接于启动信号结点start，所述NMOS管M10的漏极、所述NMOS管M10的栅极和所述NMOS管M8的栅极均连接于所述PMOS管M7的漏极，所述NMOS管M11的漏极、所述NMOS管M11的栅极和所述NMOS管M9的栅极均连接于所述PMOS管...

【专利技术属性】
技术研发人员：曹宏涛，张弛，程亚宇，余佳，
申请(专利权)人：深圳贝特莱电子科技股份有限公司，
类型：发明
国别省市：广东,44