半导体器件及其制造方法技术

在制造负电容结构的方法中，在设置在衬底上方的第一导电层上方形成铁电介电层，并且在铁电介电层上方形成第二导电层。铁电介电层包括非晶层和晶体。本发明专利技术实施例涉及半导体器件及其制造方法。

【技术实现步骤摘要】
半导体器件及其制造方法
本专利技术实施例涉及半导体集成电路，并且更具体地涉及包括负电容场效应晶体管(NCFET)的半导体器件及其制造方法。
技术介绍
亚阈值摆幅是晶体管的电流-电压特性的一个特征。在亚阈值区域中，漏极电流的表现与正向偏压二极管的指数增长的电流类似。在该金属氧化物半导体(MOS)FET工作区域中，在漏极、源极和体电压均固定的条件下，漏极电流相对栅极电压的对数曲线将显现出近似的对数线性特性。为了改进亚阈值性能，已经提出了使用铁电材料的负电容场效应晶体管(NCFET)。
技术实现思路
根据本专利技术的一些实施例，提供了一种制造负电容结构的方法，所述方法包括：在设置在衬底上方的第一导电层上方形成铁电介电层；以及在所述铁电介电层上方形成第二导电层，其中，所述铁电介电层包括非晶层和晶体。根据本专利技术的另一些实施例，还提供了一种制造负电容结构的方法，所述方法包括：在设置在衬底上方的第一导电层上方形成铁电介电层；以及在所述铁电介电层上方形成第二导电层，其中，所述铁电介电层通过以下方法形成：在所述第一导电层上方形成非晶氧化物层；在所述非晶氧化物层上方形成金属层；以及退火所述衬底，使得所述金属层的金属元素扩散至非晶层内。根据本专利技术的又一些实施例，还提供了一种负电容结构，包括：第一导电层；铁电介电层，设置在所述第一导电层上方；以及第二导电层，设置在所述铁电介电层上方，其中，所述铁电介电层包括非晶层和晶体。附图说明当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。图1A和图1B示出了金属-绝缘体-半导体(MIS)FET型NCFET的截面图；并且图1C示出了金属-绝缘体-金属-绝缘体-半导体(MIMIS)FET型NCFET的截面图。图2A、图2B和图2C示出了根据本专利技术的实施例的铁电层的各个结构。图3A、图3B、图3C和图3D示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图4A、图4B、图4C和图4D示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图5A和图5B示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图5C和图5D示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图6A、图6B、图6C和图6D示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图7A、图7B、图7C和图7D示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图8A、图8B示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图8C和图8D示出了根据本专利技术的实施例的用于负电容结构的制造操作的各个阶段。图9示出了根据本专利技术的实施例的膜形成装置的示意图。图10A和图10B示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图11A和图11B示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图12A和图12B示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图13A和图13B示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图14A、图14B和图14C示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图15A、图15B和图15C示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图16A、图16B和图16C示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图17A、图17B和图17C示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图18A、图18B和图18C示出了根据本专利技术的实施例的用于NCFET的制造操作的各个阶段的一个。图19示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图20示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图21示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图22A和图22B示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图23示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图24A和图24B示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图25A和图25B示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图26A和图26B示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图27A和图27B示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图28A和图28B示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。图29A、图29B和图29C示出了根据本专利技术的另一实施例的用于NCFET和FET的制造操作的各个阶段的一个。具体实施方式应该理解，以下公开内容提供了许多用于实现本专利技术的不同特征的不同实施例或实例。下面描述了组件和布置的具体实例以简化本专利技术。当然，这些仅仅是实例，而不旨在限制本专利技术。例如，元件的尺寸不限于公开的范围或值，但可能依赖于工艺条件和/或器件所需的性能。此外，以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成额外的部件，从而使得第一部件和第二部件可以不直接接触的实施例。为了简单和清楚，各个部件可以以不同的比例任意地绘制。在随后的附图中，为了简化，可以省略一些层/部件。而且，为便于描述，在此可以使用诸如“在…之下”、“在…下方”、“下部”、“在…之上”、“上部”等空间相对术语，以描述如图所示的一个元件或部件与另一个(或另一些)原件或部件的关系。除了图中所示的方位外，空间相对术语旨在包括器件在使用或操作中的不同方位。装置可以以其它方式定向(旋转90度或在其它方位上)，而本文使用的空间相对描述符可以同样地作出相应的解释。此外，术语“由...制成”可能意味着“包括”或者“由...组成”。此外，在以下制造工艺中，在所描述的操作中/之间可能存在一个或多个额外的操作，并且操作顺序可以改变。为了降低场效应晶体管(FET)的亚阈值摆幅(S.S.)，诸如集成铁电(FE)材料的负电容(NC)技术为显著降低VDD(电源)提供了可行的解决方案，并且实现了具有用于低功率操作的陡峭S.S.的FET。在NCFET中，将具有负电容的电容器(例如，铁电(FE)电容器)串联连接至MOSFET的栅极。在一些实施例中，铁电负电容器可以是通过导电层(例如，引线/接触件)连接至MOSFET的栅极的单独的电容器。在其它实施例中，负电容器的一个电极是MOSFET的栅电极。在传统器件中，诸如HfO2的高k栅极介电材料通常是非晶层。然而，未掺杂的HfO2是非晶的并且顺电的，该未掺杂的HfO2不显示负电容效应。在本专利技术中，提供了包括稳定结晶相的晶粒的铁电层及其产生方法。应变(应力)和组分的适当组合可以保持稳定的铁电相(例如，H本文档来自技高网...

【技术保护点】
1.一种制造负电容结构的方法，所述方法包括：在设置在衬底上方的第一导电层上方形成铁电介电层；以及在所述铁电介电层上方形成第二导电层，其中，所述铁电介电层包括非晶层和晶体。

【技术特征摘要】
2017.08.31 US 62/552,900;2018.02.28 US 15/908,1391.一种制造负电容结构的方法，所述方法包括：在设置在衬底上方的第一导电层上方形成铁电介电层；以及在所述铁电介电层上方形成第二导电层，其中，所述铁电介电层包括非晶层和晶体。2.根据权利要求1所述的方法，其中，所述非晶层和所述晶体由包括HfO2和金属元素的氧化物的相同材料制成，其中，所述金属元素选自由Zr、Al、La、Y、Gd和Sr组成的组的一种或多种。3.根据权利要求1所述的方法，其中，在从100℃至300℃的范围内的衬底温度下通过原子层沉积(ALD)方法形成铁电介电层。4.根据权利要求3所述的方法，其中，在通过原子层沉积方法形成所述铁电介电层之后，实施退火操作。5.根据权利要求1所述的...

【专利技术属性】
技术研发人员：蔡惠铭，叶凌彦，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71