逻辑电路布局布线方法、图形化显示方法及其系统技术方案

本申请涉及可编程逻辑阵列，公开了一种逻辑电路布局布线方法、图形化显示方法及其系统。本发明专利技术针对逻辑电路的图形化显示，采用有向无环图生成算法和预设的列分布规则进行逻辑列分配，同时采用启发式算法并基于中值排序进行逻辑行分配，从而优化连线交点数目，同时在自动布局的过程中，根据元件的物理尺寸分配元件物理坐标，使得元件集中，排列紧凑；还采用缓存和窗口化作图的方法，实现大版图逻辑电路拖动查看时的快速响应。最终，生成的逻辑电路图分布均匀，输入输出符合电路习惯，连线交点数目较少，成图迅速。

【技术实现步骤摘要】
逻辑电路布局布线方法、图形化显示方法及其系统
本申请涉及可编程逻辑阵列，特别涉及一种逻辑电路布局布线方法、图形化显示方法及其系统。
技术介绍
可编程序逻辑阵列(ProgrammableLogicArray，简称PLA)，是可编程逻辑器件的一种，它是与/或阵列均可编程的、包含有记忆元件的大规模集成电路，它能实现任意逻辑函数的组合电路以及实现时序电路。随着可编程序逻辑阵列比如FPGA电路设计的复杂度的提升，设计者们越来越关注高层次的设计方法。为了提高在设计过程中的交互性，逻辑电路(schematic)图的使用是至关重要的。传统上，设计者们根据EDA工具的反馈结果手动绘制逻辑电路图，这将导致大量时间和精力的浪费，特别是电路规模较大的情况下容易导致错误。虽然目前现有的EDA软件也实现了逻辑电路图的绘制，但随着用户设计的电路越来越复杂，使用的FPGA资源越来越多，逻辑电路自然就越来越复杂，现有的逻辑电路图绘制工具占用很多内存导致所用的系统卡顿，而且所绘制的逻辑电路连线复杂不方便查阅。
技术实现思路
本申请的目的在于提供一种逻辑电路布局布线方法、图形化显示方法及其系统。在绘制复杂逻辑电路时，通过对电本文档来自技高网...

【技术保护点】
1.一种逻辑电路的布局布线方法，其特征在于，包括以下步骤：将实例模型化后视为数学上的点，采用有向无环图生成算法添加所述点的连接关系，并按照预设的列分布规则进行逻辑电路的逻辑列分布，采用启发式算法并基于中值排序规则进行所述电路的逻辑行分布，最后根据所述连接关系，将所述实例放置在行列布局形成的网格内，完成自动布局；遵循预设的走线规则以通道的形式进行自动布线；在设定逻辑电路的尺寸关系后，结合自动布局布线结果，确定所述逻辑电路中每个实例的坐标，根据所述每个实例的物理尺寸进行二次布线。

【技术特征摘要】
2018.02.27 CN 20181016108981.一种逻辑电路的布局布线方法，其特征在于，包括以下步骤：将实例模型化后视为数学上的点，采用有向无环图生成算法添加所述点的连接关系，并按照预设的列分布规则进行逻辑电路的逻辑列分布，采用启发式算法并基于中值排序规则进行所述电路的逻辑行分布，最后根据所述连接关系，将所述实例放置在行列布局形成的网格内，完成自动布局；遵循预设的走线规则以通道的形式进行自动布线；在设定逻辑电路的尺寸关系后，结合自动布局布线结果，确定所述逻辑电路中每个实例的坐标，根据所述每个实例的物理尺寸进行二次布线。2.根据权利要求1所述的方法，其特征在于，所述预设的走线规则同时包括：在走线不重叠的情况下，占用同一轨道；同一管脚出发的走线，占用同一轨道；轨道应临近离引脚近的所述通道的边；其中所述轨道是指的所述实例间的走线路径。3.根据权利要求1所述的方法，其特征在于，所述采用有向无环图生成算法添加所述点的连接关系包括：将所述电路视为一个有向图，所述点间的连接关系是M对N，内部允许出现环状的连接，把所述点通过综合调整放置在所述行列布局中的某一个点上，其中M和N为自然数。4.根据权利要求1所述的方法，其特征在于，所述预设的列分布规则包括：所述实例的输入为0的放置在第一列，输出为0的放置在最后一列，从第二列开始，如果剩余的实例与上一列有直连关系则放置在本列，以此类推完成逻辑列分配；所述中值排序规则包括：计算前一列的实例与该实例的连接关系，选择纵坐标在中间的一个实例的纵坐标作为该实例的纵坐标；所述行列布局最后根据所述实例的连接关系将所述实例安放在所述行列布局形成的网格内，确定所述行列位置，使所述实例位置集中，均匀对称，连接关系紧密，或有功能依赖的所述实例位置靠近。5.一种逻辑电路图形化显示方法，其特征在于，包括以下步骤：通过EDA工具生成或创建网表数据，然后对所述网表数据进行解析；采用权利要求1至4中任意一项所述的布局布线方法进行布局布线；根据所述实例类型调用元器件图形库，设计图形化方法将逻辑电路...

【专利技术属性】
技术研发人员：熊发田，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海,31