输出频率校准方法及输出频率校准系统技术方案

本发明专利技术提供了一种输出频率校准方法，应用于FPGA，包括计算振荡器的真实频率；以所述振荡器的真实频率为索引，读取锁相环的配置参数，其中，预存有所述配置参数以及相对应的输出频率；通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率。输出频率校准方法中，通过所述锁相环的动态配置，输出预先设定好的频率，以代替所述振荡器所需求输出的频率，从而在FPGA中能够得到OSC所需求输出的频率，并且提高了校准的效率。本发明专利技术还提供了一种用于实现所述输出频率校准方法的输出频率校准系统。

Output frequency calibration method and output frequency calibration system

【技术实现步骤摘要】
输出频率校准方法及输出频率校准系统
本专利技术涉及频率校准
，尤其涉及一种输出频率校准方法及输出频率校准系统。
技术介绍
振荡器(Oscillator，OSC)的输出频率存在误差，若用于配置加载时钟，则可以满足要求，但在某些应用场合下，要求OSC的输出频率误差小，则需要对OSC的输出频率进行校准。在OSC用量较大的场合下，则需要对所有的OSC进行测试、记录以及校准，从而浪费大量的资源，效率较低。而且现场可编程门阵列(FieldProgrammableGateArray，FPGA)上的OSC不可调整，从而无法得到所需求输出的频率。公开号为CN103501178A的中国专利技术专利公开了一种高稳时基振荡器自动校准电路及方法，包括：控制系统、FPGA控制单元、D/A转换单元和稳压电源产生单元；所述FPGA控制单元检测晶体振荡器的当前频率，输出偏移值；所述控制系统对晶体振荡器的频率进行粗调和高精度校准；所述D/A转换单元接收所述控制系统输出的老化率DAC数组，将其转换为模拟信号，输出EFC电压到晶体振荡器的电压调谐端；所述稳压电源产生单元包括开关稳压电源和线性稳压电源，输出参考电压到所述D/A转换单元的参考端。本专利技术的高稳时基振荡器自动校准电路消除了其他校准方法中对于外部精密参考信号的依赖和晶体振荡器老化率带来的频率偏移。其对FPGA片外晶体震荡器的输出频率进行校准，而无法对FPGA片上振荡器的输出频率进行校准，从而无法得到FPGA片上振荡器需求输出的频率。公开号为CN108061611A的中国专利技术专利公开了一种利用FPGA嵌入式环形振荡器测量温度分布的装置和方法，该装置包括被测芯片、FPGA核心板、USB转串口、串口线、温箱、PC机和串口传输软件；温箱通过USB转串口、串口线与PC机连接；FPGA核心板设置在温箱中；被测芯片与FPGA连接，串口传输软件设置在PC机中。利用FPGA内部资源搭建的可重构环形振荡器的延迟与温度的对应关系实现探测温度。被探测温度可以转换成一个随温度比例变化的时间信号，输出的频率被一个带扫描回路的计数器读出，然后通过串口传回到电脑的上位机，得到被测芯片各个不同位置的温度。通过不断扫描环形振荡器得到温度分布，改变传感器位置多次测量最终得到芯片的整体温度分布。但其振荡器的输出频率无法进行校准，易出现很大的偏差。因此，有必要提供一种新型的输出频率校准方法及输出频率校准系统以解决现有技术中存在的上述问题。
技术实现思路
本专利技术的目的在于提供一种输出频率校准方法及输出频率校准系统，在FPGA中能够得到OSC所需求输出的频率，并且提高了校准的效率。为实现上述目的，本专利技术的所述输出频率校准方法，应用于FPGA，包括以下步骤：S1：计算振荡器的真实频率；S2：以所述振荡器的真实频率为索引，获取锁相环的配置参数，其中，预存有所述配置参数以及相对应的输出频率；S3：通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率。本专利技术的有益效果在于：以所述振荡器的真实频率为索引，获取锁相环的配置参数，通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率，通过所述锁相环的动态配置，输出预先设定好的频率，以代替所述振荡器所需求输出的频率，从而在FPGA中能够得到OSC所需求输出的频率，并且提高了校准的效率。优选地，所述步骤S1包括以下步骤：S1a：在阈值时间内对所述振荡器输出频率的上升沿进行计数，以得到计数值；S2a：根据所述计数值和所述阈值时间计算所述振荡器的待测频率；S3a：根据所述振荡器的待测频率和所述振荡器的分频系数计算所述振荡器的真实频率。其有益效果在于：便于得到所述振荡器的真实频率。进一步优选地，所述阈值时间为1ms。其有益效果在于：简化计算过程，提高校准效率。优选地，所述步骤S1包括以下步骤：S1b：在阈值时间内对所述振荡器输出频率的上升沿进行计数，以得到计数值；S2b：根据所述计数值和所述参考时钟计算所述振荡器的待测频率；S3b：根据所述振荡器的待测频率和所述振荡器的分频系数计算所述振荡器的真实频率。其有益效果在于：便于得到所述振荡器的真实频率。进一步优选地，所述参考时钟为100MHz。其有益效果在于：简化计算过程，提高校准效率。优选地，所述配置参数包括锁相环的参考时钟分频系数、锁相环的反馈时钟分频系数和至少一个输出通道分频系数。进一步优选地，所述配置参数包括三个输出通道分频系数。本专利技术还提供了一种输出频率校准系统，所述输出频率校准系统包括依次连接的测频模块、索引模块、存储模块和配置模块，所述测频模块用于与振荡器连接，以计算所述振荡器的真实频率，并将所述振荡器的真实频率传输给所述索引模块；所述存储模块用于存储锁相环的配置参数以及相对应的输出频率；所述索引模块用于接收所述振荡器的真实频率，然后以所述振荡器的真实频率为索引，从所述存储模块获取锁相环的配置参数，所述配置参数包括锁相环的参考时钟分频系数、锁相环的反馈时钟分频系数和至少一个输出通道分频系数；所述配置模块用于从所述存储模块读取所述配置参数，通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率。所述输出频率校准系统的有益效果在于：所述索引模块以所述振荡器的真实频率为索引，从所述存储模块读取锁相环的配置参数，所述配置模块通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率，通过所述锁相环的动态配置，输出预先设定好的频率，以代替所述振荡器所需求输出的频率，从而在FPGA中能够得到OSC所需求输出的频率，并且提高了校准的效率。优选地，所述存储模块包括第一储存储单元和第二存储单元，所述第一存储单元用于存储锁相环的配置参数以及相对应的输出频率，所述第二存储单元用于存储从所述第一存储单元读取的锁相环的配置参数。进一步优选地，所述第一存储单元为只读存储器，所述第二存储单元为非易失性存储器。附图说明图1为FPGA片上振荡器的电路示意图；图2为FPGA片上锁相环的电路示意图；图3为本专利技术的输出频率校准系统的结构框图；图4为本专利技术输出频率校准方法的流程图；图5为本专利技术一些实施例中输出频率校准方法步骤S1的流程图；图6为本专利技术又一些实施例中输出频率校准方法步骤S1的流程图。具体实施方式为使本专利技术的目的、技术方案和优点更加清楚，下面将结合本专利技术的附图，对本专利技术实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术的一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。除非另外定义，此处使用的技术术语或者科学术语应当为本专利技术所属领域内本文档来自技高网...

【技术保护点】
1.一种输出频率校准方法，应用于FPGA，其特征在于，包括以下步骤：/nS1：计算振荡器的真实频率；/nS2：以所述振荡器的真实频率为索引，获取锁相环的配置参数，其中，预存有所述配置参数以及相对应的输出频率；/nS3：通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率。/n

【技术特征摘要】
1.一种输出频率校准方法，应用于FPGA，其特征在于，包括以下步骤：
S1：计算振荡器的真实频率；
S2：以所述振荡器的真实频率为索引，获取锁相环的配置参数，其中，预存有所述配置参数以及相对应的输出频率；
S3：通过所述配置参数配置所述锁相环，以使所述锁相环输出相对应的输出频率，即所述振荡器校准后需要输出的频率。


2.根据权利要求1所述的输出频率校准方法，其特征在于，所述步骤S1包括以下步骤：
S1a：在阈值时间内对所述振荡器输出频率的上升沿进行计数，以得到计数值；
S2a：根据所述计数值和所述阈值时间计算所述振荡器的待测频率；
S3a：根据所述振荡器的待测频率和所述振荡器的分频系数计算所述振荡器的真实频率。


3.根据权利要求2所述的输出频率校准方法，其特征在于，所述阈值时间为1ms。


4.根据权利要求1所述的输出频率校准方法，其特征在于，所述步骤S1包括以下步骤：
S1b：在阈值时间内对所述振荡器输出频率的上升沿进行计数，以得到计数值；
S2b：根据所述计数值和所述参考时钟计算所述振荡器的待测频率；
S3b：根据所述振荡器的待测频率和所述振荡器的分频系数计算所述振荡器的真实频率。


5.根据权利要求4所述的输出频率校准方法，其特征在于，所述参考时钟为100MHz。


6.根据权利要求1所述的输出频率校准方法，其特征在于，所述配置参数包括锁...

【专利技术属性】
技术研发人员：王葵军，文华武，
申请(专利权)人：上海安路信息科技有限公司，
类型：发明
国别省市：上海;31