【技术实现步骤摘要】
相位检测电路以及使用其的时钟发生电路和半导体装置相关申请的交叉引用本申请要求于2019年4月16日向韩国知识产权局提交的申请号为10-2019-0044170的韩国专利申请的优先权，其全部内容通过引用合并于此。
各个实施例总体上涉及一种集成电路技术，并且更具体地，涉及时钟发生电路和半导体器件。
技术介绍
电子设备包括许多电子元件。其中，计算机系统可以包括许多配置有半导体的半导体器件。构成计算机系统的半导体器件可以通过发送和接收系统时钟信号(诸如外部时钟信号)和数据来彼此通信。半导体器件可以与时钟信号同步地操作。半导体器件可以从系统时钟信号产生内部时钟信号，以便将其操作时序与外部设备的操作时序匹配或者以便确保操作裕量，并且半导体器件可以包括用于产生内部时钟信号的时钟发生电路。时钟发生电路可以通过改变系统时钟信号的相位或将系统时钟信号的频率分频来产生内部时钟信号。此外，时钟发生电路可以产生具有不同相位的多个内部时钟信号。时钟发生电路可以包括多个时钟路径并且产生多个内部时钟信号。为了半导体器件的操作可靠性，...
【技术保护点】
1.一种相位检测电路，包括：/n边沿触发器电路，其被配置为：接收彼此具有相位差的多个时钟信号，并且基于所述多个时钟信号之中的目标时钟信号和具有与所述目标时钟信号的相位相邻的相位的至少两个时钟信号来产生参考脉冲信号和比较脉冲信号；以及/n占空检测电路，其被配置为通过检测所述参考脉冲信号和所述比较脉冲信号的占空比来产生相位检测信号。/n
【技术特征摘要】
20190416 KR 10-2019-00441701.一种相位检测电路，包括：
边沿触发器电路，其被配置为：接收彼此具有相位差的多个时钟信号，并且基于所述多个时钟信号之中的目标时钟信号和具有与所述目标时钟信号的相位相邻的相位的至少两个时钟信号来产生参考脉冲信号和比较脉冲信号；以及
占空检测电路，其被配置为通过检测所述参考脉冲信号和所述比较脉冲信号的占空比来产生相位检测信号。
2.根据权利要求1所述的相位检测电路，其中，所述边沿触发器电路产生如下的所述参考脉冲信号和所述比较脉冲信号：所述参考脉冲信号具有在从相对于所述目标时钟信号具有领先相位的时钟信号的上升沿到所述目标时钟的上升沿的区段中被使能的脉冲，所述比较脉冲信号具有在从所述目标时钟信号的所述上升沿到相对于所述目标时钟信号具有滞后相位的时钟信号的上升沿的区段中被使能的脉冲。
3.根据权利要求1所述的相位检测电路，其中，所述占空检测电路包括：
比较器，其被配置为通过检测所述参考脉冲信号和所述比较脉冲信号的占空比来产生输出信号和互补输出信号；以及
锁存电路，其被配置为基于所述输出信号和所述互补输出信号来产生所述相位检测信号。
4.根据权利要求3所述的相位检测电路，其中，所述比较器包括耦接到同相输出节点的第一电容器和耦接到反相输出节点的第二电容器，
所述比较器通过基于所述参考脉冲信号来将所述反相输出节点放电而经由所述反相输出节点输出所述互补输出信号，并且通过基于所述比较脉冲信号来将所述同相输出节点放电而经由所述同相输出节点输出所述输出信号，以及
所述第一电容器和所述第二电容器具有相同的电容。
5.根据权利要求1所述的相位检测电路，其中，所述多个时钟信号包括第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号，以及
所述边沿触发器电路包括：
第一边沿触发器，其被配置为基于所述第一时钟信号、所述第二时钟信号和所述第三时钟信号来产生第一参考脉冲信号和第一比较脉冲信号；
第二边沿触发器，其被配置为基于所述第二时钟信号、所述第三时钟信号和所述第四时钟信号来产生第二参考脉冲信号和第二比较脉冲信号；以及
第三边沿触发器，其被配置为基于所述第三时钟信号、所述第四时钟信号和所述第一时钟信号来产生第三参考脉冲信号和第三比较脉冲信号。
6.根据权利要求5所述的相位检测电路，其中，所述占空检测电路包括：
第一占空检测器，其被配置为基于所述第一参考脉冲信号和所述第一比较脉冲信号来产生第一相位检测信号；
第二占空检测器，其被配置为基于所述第二参考脉冲信号和所述第二比较脉冲信号来产生第二相位检测信号；以及
第三占空检测器，其被配置为基于所述第三参考脉冲信号和所述第三比较脉冲信号来产生第三相位检测信号。
7.一种时钟发生电路，包括：
多相位时钟输出电路，其被配置为：基于延迟时钟信号和互补延迟时钟信号来产生彼此具有不同相位的多个内部时钟信号，并且基于延迟控制信号来改变所述多个内部时钟信号中的至少一个的相位；以及
相位控制电路，其被配置为：通过基于一个内部时钟信号和具有与所述一个内部时钟信号的相位相邻的相位的至少两个内部时钟信号来检测所述一个内部时钟信号的相位而产生所述延迟控制信号。
8.根据权利要求7所述的时钟发生电路，还包括：
相位延迟电路，其被配置为：通过将时钟信号的相位延迟来产生所述延迟时钟信号，以及通过将互补时钟信号的相位延迟来产生所述互补延迟时钟信号。
9.根据权利要求7所述的时钟发生电路，
其中，所述多相位时钟输出电路从所述多个内部时钟信号中设置参考时钟信号以改变所述一个内部时钟信号的相位，所述一个内部时钟信号选自除了所述参考时钟信号之外的其余内部时钟信号，以及
其中，所述多相位时钟输出电路基于所述参考时钟信号来产生具有不同相位的所述其余内部时钟信号。
10.根据权利要求7所述的时钟发生电路，其中，所述多个内部时钟信号包括具有顺序相邻的相位的第一内部时钟信号、第二内部时钟信号、第三内部时钟信号和第四内部时钟信号，以及
所述多相位时钟输出电路包括：
第一时钟输出路径，其被配置为通过将所述延迟时钟信号延迟固定的延迟时间来产生所述第一内部时钟信号；
第二时钟输出路径，其被配置为将所述延迟时钟信号反相，并且通过基于第二延迟控制信号而将被反相的所述延迟时钟信号延迟第一可变延迟时间来产生所述第三内部时钟信号；
第三时钟输出路径，其被配置为通过基于第一延迟控制信号而将所述互补延迟时钟信号延迟第二可变延迟时间来产生所述第二内部时钟信号；以及
第四时钟输出路径，其被配置为将所述互补延迟时钟信号反相，并且通过基于第三延迟控制信号而将被反相的所述互补延...
【专利技术属性】
技术研发人员：林多絪，徐荣锡，
申请(专利权)人：爱思开海力士有限公司，
类型：发明
国别省市：韩国;KR
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。