一种预分频器及分频器制造技术

本发明专利技术实施例公开了一种预分频器及分频器，该预分频器包括：第一触发器、与第一触发器连接M个第二触发器、与第一触发器和M个第二触发器连接的第三触发器和至少一个开关组，M为正整数。其中，第一触发器、M个第二触发器和第三触发器的输入端均与输入信号相连接；第一触发器的差分输出端通过至少一个开关组中的一个开关组、与M个第二触发器的第一个第二触发器的差分输入端相连接。本发明专利技术实施例，提供一种预分频器，可以解决预分频器进行预分频处理的灵活性较差的问题。

【技术实现步骤摘要】
一种预分频器及分频器
本专利技术实施例涉及射频集成电路领域，尤其涉及一种预分频器及分频器。
技术介绍
预分频器，是分频器的重要组成部分之一，预分频器可以对一个信号(例如高频时钟信号)进行预分频处理，以将该高频时钟信号分频到另一个信号(例如低频时钟信号)，从而可以将该低频时钟信号与参考时钟信号进行比较。通常，若一个信号为高频段信号，则可以通过一种预分频器(例如8或9双模预分频器)进行预分频处理；或者，若一个信号为低频段信号，则可以通过另一种预分频器(例如4或5双模预分频器)进行预分频处理，以通过不同的分频比对信号进行分频处理，以提升预分频器的分频效果。但是，由于在对不同信号(例如不同频段的信号)进行分频处理时，需要采用不同的预分频器进行预分频处理，即一种预分频器仅可以对一种信号进行预分频处理，因此导致预分频器进行预分频处理的灵活性较差。
技术实现思路
本专利技术实施例提供一种预分频器及分频器，可以解决预分频器进行预分频处理的灵活性较差的问题。为了解决上述技术问题，本专利技术实施例采用如下技术方案：本专利技术实施例的第一方面，提供一种预分频器，该预分频器包括第一触发器、与该第一触发器连接M个第二触发器、与该第一触发器和该M个第二触发器连接的第三触发器和至少一个开关组，M为正整数。其中，第一触发器、M个第二触发器和第三触发器的输入端均与输入信号相连接；该第一触发器的差分输出端通过该至少一个开关组中的一个开关组、与该M个第二触发器的第一个第二触发器的差分输入端相连接，该第一触发器的差分输出端还通过该至少一个开关组中的另一个开关组、与该M个第二触发器中的第N个第二触发器的差分输入端相连接；该M个第二触发器的最后一个第二触发器的差分输出端与该第三触发器的第一差分输入端、该第一触发器的第二差分输入端相连接，该第三触发器的差分输出端与该第一触发器的第一差分输入端相连接；N小于等于M，N为正整数。本申请实施例的第二方面，提供一种分频器，该分频器包括如第一方面所述的预分频器。在本申请实施例中，该预分频器包括第一触发器、与该第一触发器连接M个第二触发器、与该第一触发器和该M个第二触发器连接的第三触发器和至少一个开关组，M为正整数。其中，第一触发器、M个第二触发器和第三触发器的输入端均与输入信号相连接；该第一触发器的差分输出端通过该至少一个开关组中的一个开关组、与该M个第二触发器的第一个第二触发器的差分输入端相连接，该第一触发器的差分输出端还通过该至少一个开关组中的另一个开关组、与该M个第二触发器中的第N个第二触发器的差分输入端相连接；该M个第二触发器的最后一个第二触发器的差分输出端与该第三触发器的第一差分输入端、该第一触发器的第二差分输入端相连接，该第三触发器的差分输出端与该第一触发器的第一差分输入端相连接；N小于等于M，N为正整数。由于可以通过控制至少一个开关组中的多个开关组的工作状态(即导通状态或断开状态)，以通过不同数目的触发器对输入信号进行分频处理，以进行不同种的分频处理，因此可以提升预分频器进行预分频处理的灵活性。附图说明图1为本申请实施例提供的一种预分频器的电路结构示意图之一；图2为本申请实施例提供的一种预分频器的电路结构示意图之二；图3为本申请实施例提供的一种预分频器的电路结构示意图之三。具体实施方式下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本专利技术一部分实施例，而不是全部的实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。本申请实施例的说明书和权利要求书中的术语“第一”和“第二”等是用于区别不同的对象，而不是用于描述对象的特定顺序。例如，第一耦合线和第二耦合线等是用于区别不同的媒体文件，而不是用于描述媒体文件的特定顺序。在本申请实施例的描述中，除非另有说明，“多个”的含义是指两个或两个以上。例如，多个元件是指两个元件或两个以上元件。本文中术语“和/或”，是一种描述关联对象的关联关系，表示可以存在三种关系，例如，显示面板和/或背光，可以表示：单独存在显示面板，同时存在显示面板和背光，单独存在背光这三种情况。本文中符号“/”表示关联对象是或者的关系，例如输入/输出表示输入或者输出。在本申请实施例中，“示例性的”或者“例如”等词用于表示作例子、例证或说明。本申请实施例中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。本申请实施例提供一种预分频器，由于可以通过控制至少一个开关组中的多个开关组的工作状态(即导通状态或断开状态)，以通过不同数目的触发器对输入信号进行分频处理，以进行不同种的分频处理，因此可以提升预分频器进行预分频处理的灵活性。下面结合附图，通过具体的实施例及其应用场景对本申请实施例提供的一种预分频器进行详细地说明。在相关技术中，当振荡器工作在高频段时，对振荡器进行4或5分频的时钟频率过高，将不能够让下一级数字逻辑电路正常工作，因此需要对4或5双模预分频扩展到8或9双模预分频来降低数字逻辑的输入时钟速率。但8或9双模预分频器相对于4或5双模预分频器实现的最小分频比往往很大，这将导致整个锁相环的近端相位噪声性能下降。因此，应用中需要在低频段采用4或5双模预分频器而在高频段采用8或9双模预分频器，以此实现功能和性能的最优匹配。然而，由于单个4或5双模预分频器和单个8或9双模预分频器通过开关切换来实现不同频段范围应用的设计方案，将会增加设计的复杂性以及芯片的面积和功耗，因此如何在节省面积和功耗的前提下，实现4或5双模预分频器与8或9双模预分频器集成以及切换成为急需解决的技术难题。本申请实施例提供的一种预分频器，该预分频器包括：上述预分频器包括第一触发器NAND_CML_DFF1、与该第一触发器NAND_CML_DFF1连接M个第二触发器、与该第一触发器NAND_CML_DFF1和该M个第二触发器连接的第三触发器NAND_CML_DFF2和至少一个开关组，M为正整数。本申请实施例中，上述第一触发器NAND_CML_DFF1、M个第二触发器和第三触发器NAND_CML_DFF2的输入端均与输入信号相连接；该第一触发器NAND_CML_DFF1的差分输出端通过至少一个开关组中的一个开关组、与M个第二触发器的第一个第二触发器的差分输入端相连接，该第一触发器NAND_CML_DFF1的差分输出端还通过至少一个开关组中的另一个开关组、与M个第二触发器中的第N个第二触发器的差分输入端相连接；该M个第二触发器的最后一个第二触发器的差分输出端与第三触发器NAND_CML_DFF2的第一差分输入端、第一触发器NAND_CML_DFF1的第二差分输入端相连接，该第三触发器NAND_CML_DFF2的差分输出端与第一触发器NAND_CML_DF本文档来自技高网...

【技术保护点】
1.一种预分频器，其特征在于，所述预分频器包括第一触发器、与所述第一触发器连接M个第二触发器、与所述第一触发器和所述M个第二触发器连接的第三触发器和至少一个开关组，M为正整数；/n其中，所述第一触发器、所述M个第二触发器和所述第三触发器的输入端均与输入信号相连接；所述第一触发器的差分输出端通过所述至少一个开关组中的一个开关组、与所述M个第二触发器的第一个第二触发器的差分输入端相连接，所述第一触发器的差分输出端还通过所述至少一个开关组中的另一个开关组、与所述M个第二触发器中的第N个第二触发器的差分输入端相连接；所述M个第二触发器的最后一个第二触发器的差分输出端与所述第三触发器的第一差分输入端、所述第一触发器的第二差分输入端相连接，所述第三触发器的差分输出端与所述第一触发器的第一差分输入端相连接；N小于等于M，N为正整数。/n

【技术特征摘要】
1.一种预分频器，其特征在于，所述预分频器包括第一触发器、与所述第一触发器连接M个第二触发器、与所述第一触发器和所述M个第二触发器连接的第三触发器和至少一个开关组，M为正整数；
其中，所述第一触发器、所述M个第二触发器和所述第三触发器的输入端均与输入信号相连接；所述第一触发器的差分输出端通过所述至少一个开关组中的一个开关组、与所述M个第二触发器的第一个第二触发器的差分输入端相连接，所述第一触发器的差分输出端还通过所述至少一个开关组中的另一个开关组、与所述M个第二触发器中的第N个第二触发器的差分输入端相连接；所述M个第二触发器的最后一个第二触发器的差分输出端与所述第三触发器的第一差分输入端、所述第一触发器的第二差分输入端相连接，所述第三触发器的差分输出端与所述第一触发器的第一差分输入端相连接；N小于等于M，N为正整数。


2.根据权利要求1所述的预分频器，其特征在于，所述第一触发器为与非门D触发器，所述M个第二触发器为D触发器，所述第三触发器为与非门D触发器。


3.根据权利要求1所述的预分频器，其特征在于，所述M个第二触发器中第一个第二触发器的差分输出端与所述M个第二触发器中的第二个第二触发器的差分输入端相连接，以此类推，直至所述M个第二触发器中的第M-1个第二触发器。


4.根据权利要求1所述的预分频器，其特征在于，所述第三触发器的第二差分输入端与控制信号相连接。


5.根据权利要求1所述的预分频器，其特征在于，所述M个第二触发器包括第一子触发器、第二子触发器和第三子触发器；所述至少一个开关组包括第一开关组、第二开关组和第三开关组；
其中，所述第一开关组的第一端与所述第一触发器的差分输出端、所述第二开关组的第一端相连接，所述第一开关组的第二端与所述第一子触发器的差分输入端相连接，所述第一子触发器的差分输出端与所述第二子触发器的差分输入端相连接，所述第二子触发器的差分输出端与所述第三开关组的第一端相连接，所述第三开关组的第二端与所述第二开关组的第二端、所述第三子触发器的差分输入端相连接，所述第三子触发器的差分输出端与所述第三触发器的第一差分输入端、所述第一触发器的第二差分输入端相连接。


6.根据权利要求1至5中任一项所述的预分频器，其特征在于，所述第一触发器包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第十晶体管、第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管；
所述第一触发器的第一差分输入端包括第三差分输入端和第四差分输入端，第一触发器的第二差分输入端包括第五差分输入端和第六差分输入端；所述第一触发器的差分输出端包括第一差分输出端和第二差分输出端；
其中，所述第五差分输入端与所述第一晶体管的栅级相连接，所述第一晶体管的源极与所述第二晶体管的漏极相连接，所述第二晶体管的栅极与所述第三差分输入端相连接，所述第二晶体管的源极与所述第五晶体管的漏极相连接，所述第五晶体管的栅极与所述输入信号相连接，所述第五晶体管的源极接地；所述第二晶体管的源极分别与所述第三晶体管的源极、所述第四晶体管的源极相连接；所述第三晶体管的栅极与所述第四差分输入端相连接，所述第四晶体管的栅极与所述第六差分输入端相连接，所述第三晶体管的漏极与所述第四晶体管的...

【专利技术属性】
技术研发人员：王三路，
申请(专利权)人：西安博瑞集信电子科技有限公司，
类型：发明
国别省市：陕西;61