一种可消除电压毛刺的单相时钟电路制造技术

本发明专利技术涉及射频集成电路技术领域，特别涉及一种可消除电压毛刺的单相时钟电路；本发明专利技术通过第一消除毛刺结构电路和第二消除毛刺结构电路来共同实现消除电压毛刺的目的，实现了单相时钟触发器的稳定工作，从而实现高鉴相频率的鉴相器设计，最终达到降低锁相环频率综合器相位噪声的目的。器相位噪声的目的。器相位噪声的目的。

【技术实现步骤摘要】
一种可消除电压毛刺的单相时钟电路


[0001]本专利技术涉及射频集成电路
，特别涉及一种可消除电压毛刺的单相时钟电路。

技术介绍

[0002]随着通信系统对于锁相环频率综合器的相位噪声指标要求越来越高，鉴相器是锁相环频率综合器的关键模块之一，其工作频率直接影响着锁相环频率综合器的相位噪声性能。
[0003]触发器作为鉴相器的核心模块，直接决定着整个鉴相器的工作频率，触发器包括CMOS静态触发器、单相时钟触发器、源极耦合逻辑触发器等，具体地说：
[0004]1、CMOS静态触发器具有逻辑简单、没有静态功耗等优点，但随着频率升高，难以实现很高的速度；
[0005]2、源极耦合逻辑触发器拥有着较高的工作频率，但其结构往往占用较大的面积，难以进行面积约束；
[0006]3、单相时钟触发器不仅能够工作在较高的频率，而且兼具面积小和功耗低的优点，但是当单相时钟触发器工作在较高的频率时，往往由于其电路产生的电压毛刺，导致逻辑电平可能翻转错误，从而影响单相时钟触发器的稳定工作。
[0007]如果可以解决单相时钟触发器的电压毛刺问题，则可以将单相时钟触发器的优点更好地发挥，提高其工作稳定性。

技术实现思路

[0008]本专利技术主要解决的技术问题是提供一种可消除电压毛刺的单相时钟电路，其可以在工作中消除电压毛刺，提高工作稳定性，从而发挥其工作效率高和功耗低的优点。
[0009]为解决上述技术问题，本专利技术采用的一个技术方案是：提供一种可消除电压毛刺的单相时钟电路，其中，包括用于采样的第一级采样锁存电路、第二级采样锁存电路及用于去除电压毛刺的第一消除毛刺结构电路和第二消除毛刺结构电路；所述第一消除毛刺结构电路与所述第二消除毛刺结构电路均分别与所述第一级采样锁存电路、第二级采样锁存电路进行连接；所述第一消除毛刺结构电路包括反相器INV1和第九场效应管M9；所述第二消除毛刺结构电路包括第十二场效应管M12。
[0010]作为本专利技术的一种改进，还包括用于复位的第一复位结构电路和第二复位结构电路。
[0011]作为本专利技术的进一步改进，所述第一复位结构电路包括第四场效应管M4。
[0012]作为本专利技术的更进一步改进，所述第二复位结构电路包括第十三场效应管M13。
[0013]作为本专利技术的更进一步改进，所述第一级采样锁存电路包括第一场效应管M1、第二场效应管M2、第三场效应管M3。
[0014]作为本专利技术的更进一步改进，所述第二级采样锁存电路包括第五场效应管M5、第
六场效应管M6、第七场效应管M7、第八场效应管M8、第九场效应管M9、第十场效应管M10、第十一场效应管M11。
[0015]作为本专利技术的更进一步改进，所述第一消除毛刺结构电路内的反相器INV1的输入端分别与第二场效应管M2的漏端、第三场效应管M3的漏端、第四场效应管M4的漏端、第六场效应管M6的栅端相连接，所述第一消除毛刺结构电路内的反相器INV1的输出端与第九场效应管M9的栅端相连接，所述第一消除毛刺结构电路内的第九场效应管M9的漏端分别与第八场效应管M8的漏端、第十二场效应管M12的漏端、第十三场效应管M13的漏端、反相器INV2的输入端相连接，所述第一消除毛刺结构电路内的第九场效应管M9的源端与第十场效应管M10的漏端相连接。
[0016]作为本专利技术的更进一步改进，所述第二消除毛刺结构电路的第十二场效应管M12的源端与电源VDD相连接，第十二场效应管M12的栅端与输出端Q_OUT相连接。
[0017]作为本专利技术的更进一步改进，所述第一复位结构电路的第四场效应管M4的漏端与第六场效应管M6的栅端相连接，第四场效应管M4的源端接地；所述第二复位结构电路的第十三场效应管M13的源端接地。
[0018]作为本专利技术的更进一步改进，第一场效应管M1的栅端与第三场效应管M3的栅端相连接，第一场效应管M1的源端分别与第五场效应管M5的源端、第八场效应管M8的源端、第十二场效应管M12的源端相连接，第一场效应管M1的漏端与第二场效应管M2的源端相连接，第二场效应管M2的栅端分别与第五场效应管M5的栅端、第七场效应管M7的栅端、第十场效应管M10的栅端相连接，第二场效应管M2的漏端分别与第三场效应管M3的漏端、第四场效应管M4的漏端、第六场效应管M6的栅端、反相器INV1的一端相连接，第三场效应管M3的源端与地GND相连接，第四场效应管M4的栅端与第十三场效应管M13的栅端相连接，第四场效应管M4的源端与地GND相连接，第五场效应管M5的漏端分别与第六场效应管M6的漏端、第八场效应管M8的栅端、第十一场效应管M11的栅端相连接，第六场效应管M6的源端与第七场效应管M7的漏端相连接，第七场效应管M7的源端与地GND相连接，第八场效应管M8的漏端分别与第九场效应管M9的漏端、第十二场效应管M12的漏端、第十三场效应管M13的漏端、反相器INV2的一端相连接，第九场效应管M9的栅端与反相器INV1的另一端相连接，第九场效应管M9的源端与第十场效应管M10的漏端相连接，第十场效应管M10的源端与第十一场效应管M11的漏端相连接，第十一场效应管M11的源端与地GND相连接，第十二场效应管M12的栅端与反相器INV2的另一端相连接，第十三场效应管M13的源端接地。
[0019]本专利技术的有益效果是：与现有技术相比，本专利技术通过第一消除毛刺结构电路和第二消除毛刺结构电路来共同实现消除电压毛刺的目的，实现了单相时钟触发器的稳定工作，从而实现高鉴相频率的鉴相器设计，最终达到降低锁相环频率综合器相位噪声的目的。
附图说明
[0020]图1是本专利技术的单相时钟电路结构示意图；
[0021]图2是本专利技术消除电压毛刺的电平逻辑示意图；
[0022]附图标记：1
‑
第一消除毛刺结构电路，2
‑
第二消除毛刺结构电路，3
‑
第一复位结构电路，4
‑
第二复位结构电路。
具体实施方式
[0023]为了使本专利技术的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本专利技术进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本专利技术，并不用于限定本专利技术。
[0024]请参照图1至图2，本专利技术的可消除电压毛刺的单相时钟电路，包括用于采样的第一级采样锁存电路、第二级采样锁存电路、用于去除电压毛刺的第一消除毛刺结构电路1和第二消除毛刺结构电路2及用于复位的第一复位结构电路和第二复位结构电路；第一消除毛刺结构电路1与第二消除毛刺结构电路2均分别与第一级采样锁存电路、第二级采样锁存电路进行连接。
[0025]在本专利技术内，第一消除毛刺结构电路1包括反相器INV1和第九场效应管M9。
[0026]在本专利技术内，第二消除毛刺结构电路2包括第十二场效应管M12。
[0027]在本专利技术内，第一复位结构电路3包括第四场效应管M4。
[0028]在本专利技术内，第二复位结构电路4包括第十本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种可消除电压毛刺的单相时钟电路，其特征在于，包括用于采样的第一级采样锁存电路、第二级采样锁存电路及用于去除电压毛刺的第一消除毛刺结构电路和第二消除毛刺结构电路；所述第一消除毛刺结构电路与所述第二消除毛刺结构电路均分别与所述第一级采样锁存电路、第二级采样锁存电路进行连接；所述第一消除毛刺结构电路包括反相器INV1和第九场效应管M9；所述第二消除毛刺结构电路包括第十二场效应管M12。2.根据权利要求1所述的一种可消除电压毛刺的单相时钟电路，其特征在于，还包括用于复位的第一复位结构电路和第二复位结构电路。3.根据权利要求2所述的一种可消除电压毛刺的单相时钟电路，其特征在于，所述第一复位结构电路包括第四场效应管M4。4.根据权利要求3所述的一种可消除电压毛刺的单相时钟电路，其特征在于，所述第二复位结构电路包括第十三场效应管M13。5.根据权利要求4所述的一种可消除电压毛刺的单相时钟电路，其特征在于，所述第一级采样锁存电路包括第一场效应管M1、第二场效应管M2、第三场效应管M3。6.根据权利要求5所述的一种可消除电压毛刺的单相时钟电路，其特征在于，所述第二级采样锁存电路包括第五场效应管M5、第六场效应管M6、第七场效应管M7、第八场效应管M8、第九场效应管M9、第十场效应管M10、第十一场效应管M11。7.根据权利要求6所述的一种可消除电压毛刺的单相时钟电路，其特征在于，所述第一消除毛刺结构电路内的反相器INV1的输入端分别与第二场效应管M2的漏端、第三场效应管M3的漏端、第四场效应管M4的漏端、第六场效应管M6的栅端相连接，所述第一消除毛刺结构电路内的反相器INV1的输出端与第九场效应管M9的栅端相连接，所述第一消除毛刺结构电路内的第九场效应管M9的漏端分别与第八场效应管M8的漏端、第十二场效应管M12的漏端、第十三场效应管M13的漏端、反相器INV2的输入端相连接，所述第一消除毛刺结构电路内的第九场效应管M9的源端与第十场效应管M10的漏端相连接。8.根据权利要求7所述的一种可消除电压毛...

【专利技术属性】
技术研发人员：王三路，吴昊谦，董延涛，董新宇，孙斌，
申请(专利权)人：西安博瑞集信电子科技有限公司，
类型：发明
国别省市：