振荡器电路制造技术

本申请公开了一种振荡器电路，包括自偏置模块、环形振荡模块和整形输出模块；所述自偏置模块，设置为产生偏置电压，所述偏置电压随温度变化而变化；所述环形振荡模块，设置为在所述偏置电压的作用下产生振荡电压；所述整形输出模块，设置为对所述振荡电压进行整形并输出。出。出。

【技术实现步骤摘要】
振荡器电路


[0001]本申请涉及集成电路设计领域，尤指一种振荡器电路。

技术介绍

[0002]在全集成的SoC芯片中，振荡器电路常用于为数字电路提供休眠模式所需的时钟。振荡器电路的功耗是休眠模式下芯片整体功耗的重要组成部分。尤其对于电池供电的芯片而言，振荡器电路的低功耗涉及具有重要意义。
[0003]受限于片上电阻、电容、晶体管等器件的工艺偏差，以及温度变化的影响，低功耗振荡器的实际输出频率常常偏离设计值，偏差可能高达
‑
40％
‑
+70％，影响芯片在休眠状态下的定时功能。为此通常将振荡器的偏置电流或电容设计成数字可配置的形式，在芯片出厂前对振荡器电路做校准，以消除片外器件的工艺偏差带来的影响。而温度变化对输出频率的影响，则需要通过在芯片使用过程中实时校准来消除。
[0004]图1为传统的低功耗振荡器电路结构示意图。虚线框中为由反相器和可变电容组成的充放电单元，奇数个充放电单元收尾相接构成一个环形振荡器。电流源IB与各反相器的电源端VDDosc接在一起，为振荡器提供可配置的偏置电流。
[0005]一个振荡周期中，每个充放电单元各进行一个充电和放电。假设电容C1～C
N
的值均为C。假设振荡时反相器自身消耗的能量可以忽略，即IB提供的能量大部分由电容充放电消耗，则近似有：
[0006]IB
·
VDDosc≈N
·
C
·
VDDosc2·
f
osc
(1)r/>[0007]振荡器的输出频率即振荡频率为：
[0008][0009]出厂前的芯片校准可以消除工艺角偏差，使上式中的IB和C为设计值。VDDosc的值由IB和反相器的导通能力共同决定，而反相器的导通能力取决于晶体管的尺寸和阈值电压，后者随着温度变化可能波动200～300mV，是振荡器输出频率存在较大温漂的主要因素。
[0010]图2为传统的低温漂振荡器电路结构示意图。该振荡器中采用了比较器模块CMP，将电流源IB对电容C充电后的电压Vcap与一个零温度系数参考电压VB相比较，比较结果反馈回放电晶体管M1；同时比较结果通过二分频模块DIV2整形成方波后输出。
[0011]当比较器响应时间和晶体管M1放电时间与电容的充电时间相比可以忽略时，Vcap近似为锯齿波形状，此时振荡器频率由IB，C，VB共同决定，经过二分频器后，输出频率为：
[0012][0013]比较器和零温度系数参考电压VB的引入可以避免晶体管的阈值电压随温度的变化对振荡器的输出频率造成影响。然而比较器的响应时间需要远高于振荡器的工作频率，才能使得振荡器输出频率近似由上式决定。高速比较器的静态功耗会占据该振荡器总功耗的大部分，成为芯片休眠总功耗降低的限制因素。

技术实现思路

[0014]本申请提供了一种振荡器电路，实现了低温漂且低功耗的振荡器。
[0015]本申请提供了一种振荡器电路，包括自偏置模块、环形振荡模块和整形输出模块；
[0016]所述自偏置模块，设置为产生偏置电压，所述偏置电压随温度变化而变化；
[0017]所述环形振荡模块，设置为在所述偏置电压的作用下产生振荡电压；
[0018]所述整形输出模块，设置为对所述振荡电压进行整形并输出。
[0019]在一种示例性的实施例中，所述自偏置模块包括第一电流源、第一晶体管和电阻；所述第一晶体管为N型晶体管；
[0020]所述第一电流源的一端与电源连接，所述第一电流源的另一端与所述第一晶体管的漏极连接；所述第一晶体管的漏极与所述第一晶体管的栅极连接；所述第一晶体管的源极与所述电阻的一端连接，所述电阻的另一端接地。
[0021]在一种示例性的实施例中，所述环形振荡模块包括第二电流源、第二晶体管、第三晶体管、第四晶体管、电容、第一反相器和第二反相器；所述第二晶体管为P型晶体管；所述第三晶体管和所述第四晶体管均为N型晶体管；
[0022]所述第二电流源的一端与电源连接，所述第二电流源的另一端与所述第二晶体管的源极连接，所述第二晶体管的漏极与所述第三晶体管的漏极连接，所述第二晶体管的栅极与所述第四晶体管的栅极连接，所述第三晶体管的栅极与所述第一晶体管的栅极连接，所述第三晶体管的源极分别与所述电容的一端和所述第四晶体管的漏极连接，所述电容的另一端接地，所述第四晶体管的源极接地；所述第一晶体管与所述第三晶体管构成1:M的电流镜；其中，M为大于1的整数；
[0023]所述第一反相器的输出端与所述第二晶体管的栅极连接，所述第一反相器的输入端与所述第二反相器的输出端连接，所述第二反相器的输入端与所述第二晶体管的漏极连接。
[0024]在一种示例性的实施例中，所述自偏置模块包括第一电流源、第一晶体管和电阻；所述第一晶体管为P型晶体管；
[0025]所述第一电流源的一端接地，所述第一电流源的另一端与所述第一晶体管的漏极连接；所述第一晶体管的漏极与所述第一晶体管的栅极连接；所述第一晶体管的源极与所述电阻的一端连接，所述电阻的另一端与电源连接。
[0026]在一种示例性的实施例中，所述环形振荡模块包括第二电流源、第二晶体管、第三晶体管、第四晶体管、电容、第一反相器和第二反相器；所述第二晶体管为N型晶体管；所述第三晶体管和所述第四晶体管均为P型晶体管；
[0027]所述第二电流源的一端接地，所述第二电流源的另一端与所述第二晶体管的源极连接，所述第二晶体管的漏极与所述第三晶体管的漏极连接，所述第二晶体管的栅极与所述第四晶体管的栅极连接，所述第三晶体管的栅极与所述第一晶体管的栅极连接，所述第三晶体管的源极分别与所述电容的一端和所述第四晶体管的漏极连接，所述电容的另一端与电源连接，所述第四晶体管的源极与电源连接；所述第一晶体管与所述第三晶体管构成1:M的电流镜；其中，M为大于1的整数；
[0028]所述第一反相器的输出端与所述第二晶体管的栅极连接，所述第一反相器的输入端与所述第二反相器的输出端连接，所述第二反相器的输入端与所述第二晶体管的漏极连
接。
[0029]在一种示例性的实施例中，所述整形输出模块包括第三反相器和二分频器；
[0030]所述第三反相器的输入端与所述第二反相器的输出端连接，所述第三反相器的输出端与所述二分频器的输入端连接，所述二分频器的输出端作为所述振荡器电路的输出端。
[0031]在一种示例性的实施例中，所述第一电流源与所述第二电流源构成1:M的电流镜。
[0032]在一种示例性的实施例中，所述M为10。
[0033]在一种示例性的实施例中，所述振荡电压的振荡频率约等于所述第二电流源的电流值、与所述电容与所述电阻的电压的乘积的2倍的比值；
[0034]所述电阻的电压等于所述第二电流源的电流值与所述电阻的阻值的乘积。
[0035]在一种示例性的实施例中，所述电阻为可变电阻；所述电容为可变电容。
[0036]本申本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种振荡器电路，其特征在于，包括自偏置模块、环形振荡模块和整形输出模块；所述自偏置模块，设置为产生偏置电压，所述偏置电压随温度变化而变化；所述环形振荡模块，设置为在所述偏置电压的作用下产生振荡电压；所述整形输出模块，设置为对所述振荡电压进行整形并输出。2.如权利要求1所述的振荡器电路，其特征在于，所述自偏置模块包括第一电流源、第一晶体管和电阻；所述第一晶体管为N型晶体管；所述第一电流源的一端与电源连接，所述第一电流源的另一端与所述第一晶体管的漏极连接；所述第一晶体管的漏极与所述第一晶体管的栅极连接；所述第一晶体管的源极与所述电阻的一端连接，所述电阻的另一端接地。3.如权利要求2所述的振荡器电路，其特征在于，所述环形振荡模块包括第二电流源、第二晶体管、第三晶体管、第四晶体管、电容、第一反相器和第二反相器；所述第二晶体管为P型晶体管；所述第三晶体管和所述第四晶体管均为N型晶体管；所述第二电流源的一端与电源连接，所述第二电流源的另一端与所述第二晶体管的源极连接，所述第二晶体管的漏极与所述第三晶体管的漏极连接，所述第二晶体管的栅极与所述第四晶体管的栅极连接，所述第三晶体管的栅极与所述第一晶体管的栅极连接，所述第三晶体管的源极分别与所述电容的一端和所述第四晶体管的漏极连接，所述电容的另一端接地，所述第四晶体管的源极接地；所述第一晶体管与所述第三晶体管构成1:M的电流镜；其中，M为大于1的整数；所述第一反相器的输出端与所述第二晶体管的栅极连接，所述第一反相器的输入端与所述第二反相器的输出端连接，所述第二反相器的输入端与所述第二晶体管的漏极连接。4.如权利要求1所述的振荡器电路，其特征在于，所述自偏置模块包括第一电流源、第一晶体管和电阻；所述第一晶体管为P型晶体管；所述第一电流源的一端接地，所述第一电流源的另一端与所述第一晶体管的漏极连接；所述第一晶体管的漏极与所述第一晶体管的...

【专利技术属性】
技术研发人员：况立雪，余力澜，方然，杨晓晗，马小龙，梁欣，
申请(专利权)人：北京博瑞微电子科技有限公司，
类型：发明
国别省市：