时钟电路和电子设备制造技术

本申请提供负载时钟电路和电子设备，时钟电路包括充放电模块和充放电控制模块，其中：充放电模块包括多个电阻电容子电路和多个逻辑开关；多个逻辑开关分别连接在多个电阻电容子电路与电源之间或者多个电阻电容子电路与充放电控制模块的输入端之间，多个逻辑开关的控制端均与充放电控制模块的输出端连接；充放电模块用于在至少一个电阻电容子电路与充放电控制模块之间的连接连通的情况下，向充放电控制模块输入充放电电压；充放电控制模块用于根据充放电电压控制多个逻辑开关的通断，以调整多个电阻电容子电路的充放电时序，并根据多个电阻电容子电路的充放电时序输出周期振荡信号。该技术方案可以减少时钟电路的抖动，提高时钟电路的精准度。高时钟电路的精准度。高时钟电路的精准度。

【技术实现步骤摘要】
时钟电路和电子设备


[0001]本申请涉及电路领域，尤其涉及时钟电路和电子设备。

技术介绍

[0002]时钟电路，是电子设备中必不可少的电路，由于电子设备中的各种工作、任务调度均是按时间顺序进行，需要一个准确的时间，时钟电路即为电子设备中产生时间的电路。
[0003]在时钟电路设计中，抖动是十分关键的因素。抖动是指信号的定时事件与其理想位置之间的偏差，抖动会对时钟的精确度造成影响，抖动越大，时钟电路的准确度越低。因此，如何降低时钟电路的抖动，成为了一个亟需解决的问题。

技术实现思路

[0004]本申请提供时钟电路和电子设备，以解决时钟电路的抖动问题。
[0005]第一方面，本申请提供一种时钟电路，所述时钟电路包括充放电模块和充放电控制模块，其中：
[0006]所述充放电模块包括多个电阻电容子电路和多个逻辑开关；
[0007]所述多个逻辑开关分别连接在所述多个电阻电容子电路与电源之间或者所述多个电阻电容子电路与所述充放电控制模块的输入端之间，所述多个逻辑开关的控制端均与所述充放电控制模块的输出端连接；<本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟电路，其特征在于，所述时钟电路包括充放电模块和充放电控制模块，其中：所述充放电模块包括多个电阻电容子电路和多个逻辑开关；所述多个逻辑开关分别连接在所述多个电阻电容子电路与电源之间或者所述多个电阻电容子电路与所述充放电控制模块的输入端之间，所述多个逻辑开关的控制端均与所述充放电控制模块的输出端连接；所述充放电模块用于在至少一个电阻电容子电路与所述充放电控制模块之间的连接连通的情况下，向所述充放电控制模块输入充放电电压；所述充放电控制模块用于根据所述充放电电压控制所述多个逻辑开关的通断，以调整所述多个电阻电容子电路的充放电时序，以输出周期振荡信号。2.根据权利要求1所述的时钟电路，其特征在于，所述充放电模块包括第一电阻、第二电阻、第一电容、第二电容、第一逻辑开关、第二逻辑开关、第三逻辑开关和第四逻辑开关，其中：所述第一电阻一端与电源连接，所述第一电阻另一端与所述第一逻辑开关的第一开关端、所述第一电容的一端以及所述第二逻辑开关的第一开关端连接，所述第一电容的另一端与所述第一逻辑开关的第二开关端、所述第二电阻的一端、所述第二电容的一端连接并接地，所述第二电阻的另一端与所述第二电容的另一端、所述第三逻辑开关的第一开关端以及所述第四逻辑开关的第一开关端连接，所述第三逻辑开关的第二开关端与所述电源连接，所述第二逻辑开关的第二开关端与所述第四逻辑开关的第二开关端以及所述充放电控制模块的输入端连接。3.根据权利要求2所述的时钟电路，其特征在于，所述充放电控制模块包括参考单元、第一比较器和第一反相器；其中：所述参考单元与所述第一比较器的第一输入端连接，所述参考单元用于向所述第一比较器的第一输入端输入第一电压；所述第一比较器的第二输入端与所述第二逻辑开关的第二开关端、所述第四逻辑开关的第二开关端连接，所述第一比较器的输出端与所述第一反相器的输入端、所述第一逻辑开关的控制端以及所述第四逻辑开关的控制端连接，所述第一反相器的输出端与所述第二逻辑开关的控制端、所述第三逻辑开关...

【专利技术属性】
技术研发人员：殷强，芦文，
申请(专利权)人：深圳市中科蓝讯科技股份有限公司，
类型：新型
国别省市：