一种实时时钟时基分频器及实时时钟调校方法技术

本发明专利技术公开了一种实时时钟时基分频器及实时时钟调校方法，时基分频器包括：时钟调校值寄存器、组合逻辑电路、分频计数电路以及秒计数器；时钟调校值寄存器，用于存储调校值，并在开始进行实时时钟调校时，将调校值传输至组合逻辑电路；组合逻辑电路，用于接收调校值和秒计数器的计数值，根据调校值和计数值，计算当前一秒内基本调校时长单位的个数，根据计算结果生成调校计数值将其传输至分频计数电路；分频计数电路，用于根据接收的计算结果对32768Hz时钟源信号进行计数，并输出1Hz的脉冲信号至秒计数器；秒计数器向组合逻辑电路传输计数值，并在接收1Hz的脉冲信号时将计数值加1。通过实施本发明专利技术的实施例能提高调校精度。

【技术实现步骤摘要】
一种实时时钟时基分频器及实时时钟调校方法
本专利技术涉及实时时钟调校
，尤其涉及一种实时时钟时基分频器及实时时钟调校方法。
技术介绍
实时时钟(real-timeclock，RTC)的核心本质是一个由15个D触发器组成的分频器链，通过对外部晶体振荡器或内部RC振荡器产生的32768Hz时钟源进行分频，得到1Hz的时钟信号，然后通过累计1Hz时钟脉冲的数量，得到年月日时分秒等时间信息。RTC的基本功能是向微控制单元(MCU)提供时间信息，并在系统掉电以后，由片内或片外的备用电池供电，继续保持片内时钟的运行。RTC也可以扩展出多元化的功能，比如多种方式计时、日历功能、闹钟功能、可编程方波输出、事件时间记录、系统电源控制、缓冲数据等。在现有技术中，RTC模块通常采用32768Hz的时钟源。RTC内部的计数器从0开始计数，每当时钟源的上升沿到达时，计数就会增加1。当计数器数到16384时，RTC的输出翻转；当计数器数到32768时，RTC的输出再次翻转，同时把计数器归零，从而产生1Hz的方波信号输出。RTC的传统调校方法是改变计数器的计数目标值，从而使方波信号的翻转时刻提前或延后。例如，把计数器归零的目标值增加1，即从32768改成32769，那么方波信号的第偶数次翻转的时刻就会延迟(1/32768)s，约合30.5176μs。因此，传统调校方法的最小可调时长是30.5176μs，即理论误差是±15.2588ppm。上述调校方法，其调校精度依旧较低，理论误差是±15.2588ppm，相当于每天误差±1.318秒，每365天误差±481.2秒，需进一步提高调校精度。
技术实现思路
本专利技术实施例提供一种实时时钟时基分频器及实时时钟调校方法，能提高调校精度。本专利技术一实施例提供了一种实时时钟时基分频器，包括：时钟调校值寄存器、组合逻辑电路、分频计数电路以及秒计数器；其中，所述秒计数器为计数周期为128秒的7位秒计数器；所述时钟调校值寄存器，用于存储调校值并在开始进行实时时钟调校时，将所述调校值传输至所述组合逻辑电路；其中，所述调校值为12位的数据，所述调校值的最高位用于表示计数目标值的增加或减少，除所述最高位之外的高4位数据用于表示在一个128秒的调校周期中每一秒都需要调校的基本调校时长单位个数，所述调校值的低7位数据用于表示在一个128秒的调校周期中需要额外增加或减少一个基本调校时长单位的秒数；所述组合逻辑电路，用于接收所述调校值和所述秒计数器的计数值，继而根据所述调校值和所述计数值，计算调校后当前一秒内的时钟源信号中基本调校时长单位的个数，继而根据计算结果生成调校计数值，并将所述调校计数值传输至所述分频计数电路；所述分频计数电路，用于根据收到的调校计数值对32768Hz时钟源信号进行计数，并输出1Hz的脉冲信号至所述秒计数器；所述秒计数器，用于向所述组合逻辑电路传输计数值，并在收到所述1Hz的脉冲信号时将计数值加1。进一步地，所述分频计数电路包括：同步预分频计数器、两级异步分频器以及毫秒计数器；所述同步预分频计数器，用于根据接收的调校计数值对32768Hz时钟源信号进行计数，并输出256Hz脉冲信号至所述两级异步预分频器；所述两级异步分频器，用于将所述256Hz脉冲信号分频为64Hz的时钟源信号，继而将所述64Hz的时钟源信号传输至毫秒计数器；所述毫秒计数器，用于根据所述64Hz的时钟源信号输出1Hz的脉冲信号至所述秒计数器。进一步地，所述时钟调校值寄存器为12位的寄存器；所述同步预分频计数器为8位的计数器；所述毫秒计数器为6位的计数器。在上述专利技术实施例的基础上，本专利技术另一实施例提供了一种实时时钟调校方法；所述方法包括：将32768Hz时钟源信号以及调校值输入至本专利技术上述任意一项实施例所述实时时钟时基分频器，以使所述时基分频器根据所述调校值以128秒为一调校周期，对输出的1Hz时钟信号进行调校。通过实施本专利技术实施例具有如下有益效果：本专利技术实施例提供了一种实时时钟时基分频器及实时时钟调校方法，上述实时时钟时基分频器由时钟调校值寄存器，组合逻辑电路、分频计数电路以及秒计数器组成，秒计数是一个计数周期为128秒的7位秒计数器，通过采用一个计数周期为128秒的秒计数器，将整个时基分频器的调校周期设置为128秒，在进行调校时，时钟调校值寄存器，将存储的调校值传输至组合逻辑电路。调校值为12位的数据，最高位表示计数目标值的增减，除最高位以外的高4位数据用来表示128s中每秒内都需要调校的基本调校时长单位个数，低7位的数据用于表示有128s中需要额外加/减少一个基本调校时长单位的秒数。组合逻辑电路接收调校值和计数器的计数值后，计算调校后当前一秒内的时钟源信号中基本调校时长单位的个数，然后生成调校计数值并将调校计数值传输至分频计数电路；分频计数电路根据调校计数值对时钟源信号进行调校和计数，然后输出1Hz的脉冲信号至计数器；秒计数器在调校开始时向组合逻辑电路输出计数值，并每当接收到1Hz的脉冲信号时将计数值加1。当秒计数器的计数值达到128时，秒计数器归零，从而完成一个调校周期的调校。在本专利技术所公开的实施例中，采用的秒计数器将实时时钟的调校周期设定为128秒，以(1/32768)s≈30.5176μs(简称为30.5μs)为一个基本调校时长单位，这样每个调校周期内最多可以调校±2047个基本调校时长单位，因此最高调校精度为(1/32768)s/128s≈0.238419ppm，最大调校范围为±2047*0.238419ppm≈±488.043ppm。提高了调校精度。附图说明图1是本专利技术一实施例提供的一种实时时钟时基分频器的结构示意图。图2是本专利技术一实施例提供的更新调校值后的波形图。具体实施方式下面将结合本专利技术实施例中的附图，对本专利技术实施例中的技术方案进行清楚、完整的描述。显然，所描述的实施例仅仅是本专利技术的一部分实施例，而不是全部实施例。基于本专利技术中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本专利技术保护的范围。如图1所示，是本专利技术一实施例提供的一种实时时钟时基分频器，包括：时钟调校值寄存器、组合逻辑电路、分频计数电路以及秒计数器；其中，所述秒计数器为计数周期为128秒的7位秒计数器；所述时钟调校值寄存器，用于存储调校值并在开始进行实时时钟调校时，将所述调校值传输至所述组合逻辑电路；其中，所述调校值为12位的数据，所述调校值的最高位用于表示计数目标值的增加或减少，除所述最高位之外的高4位数据用于表示在一个128秒的调校周期中每一秒都需要调校的基本调校时长单位个数，所述调校值的低7位数据用于表示在一个128秒的调校周期中需要额外增加或减少一个基本调校时长单位的秒数；所述组合逻辑电路，用于接收所述调校值和所述秒计数器的计数值，继而根据所述调校值和所述计数值，继而根据计算结果生成调校计数值，并将所述调校计数值传输至所述分频计数电路本文档来自技高网...

【技术保护点】
1.一种实时时钟时基分频器，其特征在于，包括：时钟调校值寄存器、组合逻辑电路、分频计数电路以及秒计数器；其中，所述秒计数器为计数周期为128秒的7位秒计数器；/n所述时钟调校值寄存器，用于存储调校值，并在开始进行实时时钟调校时，将所述调校值传输至所述组合逻辑电路；其中，所述调校值为12位的数据，所述调校值的最高位用于表示计数目标值的增加或减少，除所述最高位之外的高4位数据用于表示在一个128秒的调校周期中每一秒都需要调校的基本调校时长单位个数，所述调校值的低7位数据用于表示在一个128秒的调校周期中需要额外增加或减少一个基本调校时长单位的秒数；/n所述组合逻辑电路，用于接收所述调校值和所述秒计数器的计数值，继而根据所述调校值和所述计数值，计算当前一秒内的时钟源信号中基本调校时长单位的个数，继而根据计算结果生成调校计数值，并将所述调校计数值传输至所述分频计数电路；/n所述分频计数电路，用于根据收到的调校计数值对32768Hz时钟源信号进行计数，并输出1Hz的脉冲信号至所述秒计数器；/n所述秒计数器，用于向所述组合逻辑电路传输计数值，并在收到所述1Hz的脉冲信号时将计数值加1。/n

【技术特征摘要】
1.一种实时时钟时基分频器，其特征在于，包括：时钟调校值寄存器、组合逻辑电路、分频计数电路以及秒计数器；其中，所述秒计数器为计数周期为128秒的7位秒计数器；
所述时钟调校值寄存器，用于存储调校值，并在开始进行实时时钟调校时，将所述调校值传输至所述组合逻辑电路；其中，所述调校值为12位的数据，所述调校值的最高位用于表示计数目标值的增加或减少，除所述最高位之外的高4位数据用于表示在一个128秒的调校周期中每一秒都需要调校的基本调校时长单位个数，所述调校值的低7位数据用于表示在一个128秒的调校周期中需要额外增加或减少一个基本调校时长单位的秒数；
所述组合逻辑电路，用于接收所述调校值和所述秒计数器的计数值，继而根据所述调校值和所述计数值，计算当前一秒内的时钟源信号中基本调校时长单位的个数，继而根据计算结果生成调校计数值，并将所述调校计数值传输至所述分频计数电路；
所述分频计数电路，用于根据收到的调校计数值对32768Hz时钟源信号进行计数，并输出1Hz的脉冲信号至所述秒计数器；
所述秒计数器，用于向所述组合逻辑电路传输计数值，并在收到所述1...

【专利技术属性】
技术研发人员：王锐，谭金铭，莫军，王亚波，李建军，
申请(专利权)人：广芯微电子广州股份有限公司，
类型：发明
国别省市：广东;44