一种FPGA映射后网表的时序估算方法技术

本发明专利技术提出一种FPGA映射后网表的时序估算方法，包括：针对源块单元与汇块单元之间的单段连线，根据所述源块单元和汇块单元的类型，确定所述单段连线的类型；根据所述单段连线的类型，查找时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤度范围；计算所述单段连线的局部拥挤度，根据所述局部拥挤度，确定所述单段连线所属的局部拥挤度范围和局部延时范围；根据所述单段连线所属的局部拥挤度范围和局部延时范围，计算所述单段连线的延时值。由此可估算出FPGA布局布线前的最高工作频率并生成时钟约束文件，代替用户设置的时钟约束作为布局布线工具的输入，使其能以更少的迭代次数获得更佳的最高频率。

【技术实现步骤摘要】

本专利技术涉及芯片布局领域，尤其涉及一种FPGA映射后网表的时序估算方法。
技术介绍
现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)软件所能达到的最高频率是FPGA芯片性能的一个衡量指标，它与用户设置的初始时钟约束有很大关系，不同的初始时钟约束可能导致最终达到的最高频率有很大不同，而FPGA时序估计一般在布局布线后进行。在布局布线前做FPGA时序估计，由于缺乏块单元和布线资源的片上物理位置信息，要达到较小的误差有很大的难度，该领域的研究在当前业界基本属于空白状态。
技术实现思路
本专利技术的目的是提供一种对用户设计的门级电路进行综合及库映射之后形成的网表进行时序估算的方法，从而生成更合适的时钟约束文件，代替用户时钟约束作为布局布线工具的输入，使FPGA软件能以更少的迭代次数获得更佳的最高频率。为实现上述目的，第一方面，本专利技术提供了一种FPGA映射后网表的时序估算方法，该方法包括：针对源块单元与汇块单元之间的单段连线，根据所述源块单元和汇块单元的类型，确定所述单段连线的类型；根据所述单段连线的类型，查找时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤度范围；计算所述单段连线的局部拥挤度，根据所述局部拥挤度，确定所述单段连线所属的局部拥挤度范围和局部延时范围；根据所述单段连线所属的局部拥挤度范围和局部延时范围，计算所述单段连线的延时值。在上述方法中，所述根据所述单段连线的类型，查找时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤度范围包括：根据预设的网表中记录的各类连线的源块单元的数目和芯片上所述源块单元的总数，计算各类连线的源块单元的利用率；根据预设的网表中记录的各类连线的汇块单元的数目和芯片上所述汇块单元的总数，计算各类连线的汇块单元的利用率；根据所述单段连线的类型、源块单元的利用率和汇块单元的利用率，查找所述时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤度范围。在上述方法中，所述计算所述单段连线的局部拥挤度包括：计算源块单元和汇块单元的扇出拥挤度；根据所述源块单元和汇块单元的扇出拥挤度，计算所述源块单元与汇块单元之间单段连线的局部拥挤度。在上述方法中，所述计算源块单元和汇块单元的扇出拥挤度包括：根据K1、K2、K3、K4和K5计算源块单元的扇出拥挤度；根据K0、K2、K3、K4和K5计算汇块单元的扇出拥挤度；其中，K0为源块单元的扇出单元中，与汇块单元类型相同的数目；K1为汇块单元的扇出单元中，与源块单元类型相同的数目再加1（源节点单元本身）；K2为源块单元的扇入扇出单元总数；K3为汇块单元的扇入扇出单元总数；K4为K2集合中的单元数目减去K0集合中的单元数目；K5为K3集合中的单元数目减去K1集合中的单元数目。第二方面，本专利技术提供了一种FPGA映射后网表的时序估算方法，该方法包括：根据源块单元和汇块单元的类型，对源块单元与汇块单元之间的单段连线进行分类；针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表标注文件中各单段连线在芯片上经过的连线盒跳数，划分为多个跳数集合；根据所述各集合中单段连线的局部拥挤度，确定所述各跳数集合的局部拥挤度范围；根据所述各集合中单段连线的布局布线后的延时值，确定所述各跳数集合的局部延时范围；根据所述各集合的局部延时范围和局部拥挤度范围，建立时序模型库文件。在上述方法中，所述多个跳数集合是指3个跳数集合。在上述方法中，所述针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表标注文件中各单段连线在芯片上经过的连线盒跳数，划分为3个跳数集合包括：针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表标注文件中各单段连线在芯片上经过的连线盒跳数的不同，将各类连线分为N档，统计各档内的单段连线总数，将具有最大单段连线总数的第i档对应的连线盒跳数作为典型跳数j，并统计出第i档内单段连线的第一最小延时值和第一最大延时值；遍历所有单段连线在芯片上经过的连线盒跳数大于j的档，计算各档内所有单段连线的几何平均延时值；将所述所有单段连线的几何平均延时值大于所述第一最大延时值的M个档归为大跳数集合，剩余的N-M个档归为典型跳数集合；根据大跳数集合与典型跳数集合的交集，将所述N个档重新划分为小跳数集合、典型跳数集合和大跳数集合。在上述方法中，所述根据所述各集合中单段连线的局部拥挤度，确定所述各跳数集合的局部拥挤度范围包括：根据所述各集合中单段连线的局部拥挤度，统计所述各集合中单段连线的最小局部拥挤度和最大局部拥挤度，并计算所述各集合中所有单段连线的几何平均局部拥挤度，所述最小局部拥挤度、最大局部拥挤度和几何平均局部拥挤度组成各集合的局部拥挤度范围。在上述方法中，所述根据所述各集合中单段连线的延时值，确定所述各跳数集合的局部延时范围包括：根据所述各集合中单段连线的布局布线后的延时值，统计所述各集合中单段连线的第二最小延时值和第二最大延时值，并计算所述各集合中所有单段连线的几何平均延时值，所述第二最小延时值、第二最大延时值和几何平均延时值组成各集合的局部延时范围。本专利技术提供的FPGA映射后网表的时序估算方法，在FPGA芯片上首先完成一次布局布线，然后基于该次布线后各单段连线的延时值及局部拥挤度，建立时序模型库文件，然后对网表中任一单段连线，通过在时序模型库文件中匹配与其相应的局部拥挤度范围和局部延时范围，计算该单段连线的延时值。附图说明下面通过附图和实施例，对本专利技术的技术方案做进一步的详细描述。图1是本专利技术实施例一提供的FPGA映射后网表的时序估算方法流程图;图2为一种网表的结构示意图;图3是本专利技术实施例二提供的FPGA映射后网表的时序估算方法流程图。具体实施方式将用户设计的电路进行综合以及库映射之后形成网表，从而也可以得到基本单元以及它们的连接关系，其中，基本单元包括：查找表、寄存器、存储器、输入输出等等，基本单元之间的连线称为单段连线，通常在FPGA芯片上完成一次布局布线，根据该布局布线的结果就可以唯一的确定任意单段连线的延时值。图1是本专利技术实施例一提供的FPGA映射后网表的时序估算方法流程图。如图1所示，本专利技术实施例提供的方法包括：步骤101，针对源块单元与汇块单本文档来自技高网...

【技术保护点】
一种FPGA映射后网表的时序估算方法，包括：针对源块单元与汇块单元之间的单段连线，根据所述源块单元和汇块单元的类型，确定所述单段连线的类型；根据所述单段连线的类型，查找时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤度范围；计算所述单段连线的局部拥挤度，根据所述局部拥挤度，确定所述单段连线所属的局部拥挤度范围和局部延时范围；根据所述单段连线所属的局部拥挤度范围和局部延时范围，计算所述单段连线的延时值。

【技术特征摘要】
1.一种FPGA映射后网表的时序估算方法，包括：
针对源块单元与汇块单元之间的单段连线，根据所述源块单元和汇块
单元的类型，确定所述单段连线的类型；
根据所述单段连线的类型，查找时序模型库文件中所述单段连线落入
的全局延时范围及全局拥挤度范围；
计算所述单段连线的局部拥挤度，根据所述局部拥挤度，确定所述单
段连线所属的局部拥挤度范围和局部延时范围；
根据所述单段连线所属的局部拥挤度范围和局部延时范围，计算所述
单段连线的延时值。
2.根据权利要求1所述的FPGA映射后网表的时序估算方法，其特征在
于，所述根据所述单段连线的类型，查找时序模型库文件中所述单段连线
落入的全局延时范围及全局拥挤度范围包括：
根据预设的网表中记录的各类连线的源块单元的数目和芯片上所述
源块单元的总数，计算各类连线的源块单元的利用率；
根据预设的网表中记录的各类连线的汇块单元的数目和芯片上所述
汇块单元的总数，计算各类连线的汇块单元的利用率；
根据所述单段连线的类型、源块单元的利用率和汇块单元的利用率，
查找所述时序模型库文件中所述单段连线落入的全局延时范围及全局拥挤
度范围。
3.根据权利要求1所述的FPGA映射后网表的时序估算方法，其特征在
于，所述计算所述单段连线的局部拥挤度包括：
计算源块单元和汇块单元的扇出拥挤度；
根据所述源块单元和汇块单元的扇出拥挤度，计算所述源块单元与汇
块单元之间单段连线的局部拥挤度。
4.根据权利要求3所述的FPGA映射后网表的时序估算方法，其特征在

\t于，所述计算源块单元和汇块单元的扇出拥挤度包括：
根据K1、K2、K3、K4和K5计算源块单元的扇出拥挤度；
根据K0、K2、K3、K4和K5计算汇块单元的扇出拥挤度；
其中，K0为源块单元的扇出单元中，与汇块单元类型相同的数目；K1
为汇块单元的扇出单元中，与源块单元类型相同的数目再加1（源节点单
元本身）；K2为源块单元的扇入扇出单元总数；K3为汇块单元的扇入扇
出单元总数；K4为K2集合中的单元数目减去K0集合中的单元数目；K5
为K3集合中的单元数目减去K1集合中的单元数目。
5.一种FPGA映射后网表的时序估算方法，包括：
根据源块单元和汇块单元的类型，对源块单元与汇块单元之间的单段
连线进行分类；
针对各类单段连线中的每一类单段连线，根据布局布线后生成的网表
标注文件中各单段连线在芯片上经...

【专利技术属性】
技术研发人员：李璇，樊平，刘明，
申请(专利权)人：京微雅格北京科技有限公司，
类型：发明
国别省市：北京;11