一种沟槽型绝缘栅双极晶体管及其制备方法技术

一种沟槽型绝缘栅双极晶体管及其制备方法，属于功率半导体技术领域。本发明专利技术在器件靠近发射区外侧的基区上表面引入了禁带宽度相对较小的半导体层或肖特基接触金属，通过异质结或肖特基接触作为少数载流子势垒来增强电导调制效应，减小了器件导通压降、优化了器件正向压降和关断损耗的折中特性；并且由于本发明专利技术引入的异质结或肖特基接触在功能上可替代CS层，故有利于减小基区和漂移区形成PN结的电场强度以提高器件击穿电压；并使栅氧化层电场强度在安全值(3MV/cm)以下，从而保证了栅氧化层的可靠性。此外，该器件制作工艺简单可控，与现有工艺兼容性强。

A grooved insulated gate bipolar transistor and its preparation method

The invention relates to a grooved insulated gate bipolar transistor and a preparation method thereof, belonging to the technical field of power semiconductor. The invention introduces a semiconductor layer or Schottky contact metal with relatively small band gap on the upper surface of the base near the outer side of the emitter region of the device, enhances the conductivity modulation effect by using heterojunction or Schottky contact as a minority carrier barrier, reduces the conduction voltage drop of the device, optimizes the compromise characteristics of forward voltage drop and interruption loss of the device, and owing to the heterogeneity introduced by the invention. The CS layer can be replaced by junction or Schottky contact in function, so it is helpful to reduce the electric field intensity of PN junction formed in base and drift regions to improve the breakdown voltage of devices, and make the electric field intensity of gate oxide below the safe value (3MV/cm), thus ensuring the reliability of gate oxide layer. In addition, the fabrication process of the device is simple and controllable, and it is compatible with the existing process.

【技术实现步骤摘要】
一种沟槽型绝缘栅双极晶体管及其制备方法
本专利技术属于功率半导体
，具体涉及一种沟槽型绝缘栅双极晶体管及其制备方法。
技术介绍
绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称IGBT)作为绝缘栅控制的双极型器件，其体内的非平衡载流子浓度越高则其电导调制效应越显著，其电流密度越高。图1示出了一种传统沟槽型IGBT器件的半元胞结构，器件在正向导通时由于基区6与漂移区7形成的反偏PN结对少数载流子的抽取作用，其电导调制效应不显著，导致正向压降过大，折中特性得不到改善。如图2所示，通过载流子存储层12作为少数载流子的势垒，增强了漂移区的电导调制效应，减小了正向压降，并改善了正向压降和关断损耗的折中特性。但是载流子存储层12会增加该区域附近的电场峰值，降低IGBT元胞的击穿电压。而为提高阳极载流子注入效果，必须要提高载流子存储层12的掺杂浓度，随着载流子存储层12的掺杂浓度的提高会导致IGBT元胞击穿电压的急剧下降，同时也降低了器件的阻断能力。器件在正向阻断时，高浓度的载流子存储层会增大栅氧化层中的电场强度，从而降低了栅氧化层可靠性。故而，在实际应用中为了保持器件具有一定的阻断能力，技术人员不得不增加器件漂移区的厚度，这样反而增加了正向压降并使正向压降和关断损耗的折中特性恶化。因此亟需一种新的IGBT元胞结构，以避免载流子存储层掺杂浓度提高对IGBT元胞的击穿电压、正向阻断性能及可靠性的不利影响。
技术实现思路
针对现有技术电荷存储型IGBT所存在的CS层掺杂浓度提高对器件击穿电压、正向阻断性能和栅可靠性等不利影响，本专利技术提供一种通过异质结或肖特基接触作为少数载流子势垒的沟槽型绝缘栅双极型晶体管。在减小器件导通压降、优化器件正向压降和关断损耗的折中特性的同时也提高了器件的击穿电压和栅可靠性。此外，本专利技术还提供了该器件的制备方法，制作工艺简单可控，与现有工艺兼容性强。一种沟槽型绝缘栅双极型晶体管，包括：金属化集电极11、第二导电类型半导体集电区10、第一导电类型半导体漂移区7、第二导电类型半导体基区6、第一导电类型半导体发射区3、沟槽栅结构和发射极金属4；金属化集电极11位于第二导电类型半导体集电区10的背面，第一导电类型半导体漂移区7位于第二导电类型半导体集电区10的正面；第二导电类型半导体基区6和第一导电类型半导体发射区3并排位于发射极金属4下方，其中第二导电类型半导体基区6下方直接与第一导电类型半导体漂移区7接触，而第一导电类型半导体发射区3与第一导电类型半导体漂移区7之间隔着第二导电类型半导体基区6；沟槽栅结构位于第一导电类型半导体漂移区7顶层且与第一导电类型半导体发射区3、第二导电类型半导体基区6和第一导电类型半导体漂移区7接触；其特征在于：第一导电类型半导体发射区3与发射极金属4直接接触，而第二导电类型半导体基区6与发射极金属4之间还具有掺杂类型为第一导电类型或第二导电类型的半导体层一13，半导体层一13所用半导体材料的禁带宽度小于第二导电类型半导体基区6所用半导体材料的禁带宽度，使半导体层一13与第二导电类型半导体基区6在其接触界面形成同型异质结或异型异质结。进一步的，所述沟槽栅结构包括沟槽型栅电极1、包围在沟槽型栅电极1表面的栅介质层2和栅极金属。进一步的，所述半导体层一13所用半导体可以是单晶，也可以是多晶，所述栅电极1也可以是多晶硅栅电极。进一步的，所述半导体层一13与发射极金属4可形成欧姆接触，也可形成肖特基接触。进一步的，所述半导体层一13向下延伸设置在沟槽内，第二导电类型窄禁带半导体层一13分别与第二导电类型半导体基区6和第一导电类型半导体发射区3在其接触界面形成异质结；半导体层一13的深度可以与第一导电类型半导体发射区3相同，也可以不同，半导体层一13的深度小于第二导电类型半导体基区6的深度。进一步的，所述半导体层一13的掺杂类型为第二导电类型时，半导体层一13掺杂浓度与第二导电类型半导体基区6的掺杂浓度相同或不同；当二者存在掺杂浓度差时可引入少数载流子势垒，并通过调整二者掺杂浓度可实现对少数载流子势垒高度的调节。进一步的，所述第二导电类型半导体基区6中具有与半导体层一13接触的第二导电类型半导体发射区5，第二导电类型半导体发射区5的掺杂浓度高于第二导电类型半导体基区6的掺杂浓度，第二导电类型半导体发射区5所用半导体材料的禁带宽度大于半导体层一13所用半导体材料的禁带宽度，第二导电类型半导体发射区5与半导体层一13在其接触界面形成异质结。进一步的，所述沟槽栅结构下方的第一导电类型半导体漂移区7中具有与之接触的第二导电类型屏蔽层8。进一步的，形成所述第二导电类型屏蔽层一8时，第二导电类型屏蔽层一8的上表面还具有掺杂类型为第二导电类型的半导体层二14，掺杂类型为第二导电类型的半导体层二14所用半导体材料的禁带宽度小于第二导电类型屏蔽层一8所用半导体材料的禁带宽度，掺杂类型为第二导电类型的半导体层二14与第二导电类型屏蔽层一8在其接触界面形成异质结；掺杂类型为第二导电类型的半导体层二14与沟槽型栅电极1以及第一导电类型半导体发射区3、第二导电类型半导体基区6和第一导电类型半导体漂移区7隔离。进一步的，在沟槽栅结构远离发射极金属4一侧的第一导电类型半导体漂移区7顶层具有沿器件纵向剖面呈现“L”型延伸至沟槽栅结构底部下方区域的第二导电类型屏蔽层二15，以包围沟槽栅结构底部尖端。进一步的，形成所述第二导电类型屏蔽层二15时，在第二导电类型屏蔽层二15的顶层还具有掺杂类型为第二导电类型的半导体层三16，掺杂类型为第二导电类型的半导体层三16所用半导体材料的禁带宽度小于第二导电类型屏蔽层二15所用半导体材料的禁带宽度，掺杂类型为第二导电类型的半导体层三16与第二导电类型屏蔽层二15在其接触界面形成异质结。进一步的，所述半导体层一13与发射极金属4之间隔着与半导体层一13掺杂类型相反的半导体层四17以形成PN结。进一步的，所述半导体层一13与第一导电类型半导体发射区3之间具有隔离介质层19，所述隔离介质层19的上表面具有相反掺杂类型的两个半导体区20、21形成的PN结，两个半导体区20、21形成PN结的一侧与连接金属18接触，其另一侧与发射极金属4接触。进一步的，所述第二导电类型半导体基区6与第一导电类型半导体漂移区7之间隔着第一导电类型半导体载流子存储层12。进一步的，在第二导电类型半导体集电区10与第一导电类型半导体漂移区7之间还具有第一导电类型半导体场阻止层9。进一步的，基于上述任一器件结构，半导体层一13可替换为金属，所述金属与第二导电类型半导体基区6或第二导电类型半导体发射区5形成肖特基接触，与第一导电类型半导体发射区3形成欧姆接触。进一步的，本专利技术器件所用半导体材料为碳化硅、硅、砷化镓、氮化镓、三氧化二镓或金刚石。一种沟槽型绝缘栅双极型晶体管的制造方法，其特征在于，包括以下步骤：第一步：选取第一导电类型半导体型轻掺杂半导体基片作为器件的第一导电类型半导体型漂移区，在半导体基片背面制作第二导电类型半导体型集电区；第二步：光刻，通过离子注入第二导电类型半导体型杂质并退火制作器件的第二导电类型半导体型屏蔽层一；第三步：通过外延工艺在器件的第一导电本文档来自技高网...

【技术保护点】
1.一种沟槽型绝缘栅双极型晶体管，包括：金属化集电极(11)、第二导电类型半导体集电区(10)、第一导电类型半导体漂移区(7)、第二导电类型半导体基区(6)、第一导电类型半导体发射区(3)、沟槽栅结构和发射极金属(4)；金属化集电极(11)位于第二导电类型半导体集电区(10)的背面，第一导电类型半导体漂移区(7)位于第二导电类型半导体集电区(10)的正面；第二导电类型半导体基区(6)和第一导电类型半导体发射区(3)并排位于发射极金属(4)下方，其中第二导电类型半导体基区(6)下方直接与第一导电类型半导体漂移区(7)接触，而第一导电类型半导体发射区(3)与第一导电类型半导体漂移区(7)之间隔着第二导电类型半导体基区(6)；沟槽栅结构位于第一导电类型半导体漂移区(7)顶层且与第一导电类型半导体发射区(3)、第二导电类型半导体基区(6)和第一导电类型半导体漂移区(7)接触；其特征在于：第一导电类型半导体发射区(3)与发射极金属(4)直接接触，而第二导电类型半导体基区(6)与发射极金属(4)之间还具有掺杂类型为第一导电类型或第二导电类型的半导体层一(13)，半导体层一(13)所用半导体材料的禁带宽度小于第二导电类型半导体基区(6)所用半导体材料的禁带宽度，使半导体层一(13)与第二导电类型半导体基区(6)在其接触界面形成同型异质结或异型异质结。...

【技术特征摘要】
1.一种沟槽型绝缘栅双极型晶体管，包括：金属化集电极(11)、第二导电类型半导体集电区(10)、第一导电类型半导体漂移区(7)、第二导电类型半导体基区(6)、第一导电类型半导体发射区(3)、沟槽栅结构和发射极金属(4)；金属化集电极(11)位于第二导电类型半导体集电区(10)的背面，第一导电类型半导体漂移区(7)位于第二导电类型半导体集电区(10)的正面；第二导电类型半导体基区(6)和第一导电类型半导体发射区(3)并排位于发射极金属(4)下方，其中第二导电类型半导体基区(6)下方直接与第一导电类型半导体漂移区(7)接触，而第一导电类型半导体发射区(3)与第一导电类型半导体漂移区(7)之间隔着第二导电类型半导体基区(6)；沟槽栅结构位于第一导电类型半导体漂移区(7)顶层且与第一导电类型半导体发射区(3)、第二导电类型半导体基区(6)和第一导电类型半导体漂移区(7)接触；其特征在于：第一导电类型半导体发射区(3)与发射极金属(4)直接接触，而第二导电类型半导体基区(6)与发射极金属(4)之间还具有掺杂类型为第一导电类型或第二导电类型的半导体层一(13)，半导体层一(13)所用半导体材料的禁带宽度小于第二导电类型半导体基区(6)所用半导体材料的禁带宽度，使半导体层一(13)与第二导电类型半导体基区(6)在其接触界面形成同型异质结或异型异质结。2.根据权利要求1所述的一种沟槽型绝缘栅双极型晶体管，其特征在于：所述半导体层一(13)向下延伸设置在沟槽内，第二导电类型窄禁带半导体层一(13)分别与第二导电类型半导体基区(6)和第一导电类型半导体发射区(3)在其接触界面形成异质结。3.根据权利要求1所述的一种沟槽型绝缘栅双极型晶体管，其特征在于：在所述沟槽栅结构下方的第一导电类型半导体漂移区(7)中具有与之接触的第二导电类型屏蔽层(8)。4.根据权利要求3所述的一种沟槽型绝缘栅双极型晶体管，其特征在于：所述第二导电类型屏蔽层一(8)的上表面还具有掺杂类型为第二导电类型的半导体层二(14)，掺杂类型为第二导电类型的半导体层二(14)所用半导体材料的禁带宽度小于第二导电类型屏蔽层一(8)所用半导体材料的禁带宽度，掺杂类型为第二导电类型的半导体层二(14)只与第二导电类型屏蔽层一(8)接触形成异质结。5.根据权利要求1所述的一种沟槽型绝缘栅双极型晶体管，其特征在于：在沟槽栅结构远离发射极金属(4)一侧的第一导电类型半导体漂移区(7)顶层具有沿器件纵向剖面呈现“L”型延伸至沟槽栅结构底部下方区域的第二导电类型屏蔽层二(15)，以包围沟槽栅结构底部尖端。6.根据权利要求5所...

【专利技术属性】
技术研发人员：张金平，罗君轶，赵阳，刘竞秀，李泽宏，张波，
申请(专利权)人：电子科技大学，
类型：发明
国别省市：四川,51