一种3D NAND存储器制造技术

本申请公开了一种3D NAND存储器，该3D NAND存储器的堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖于所述存储器层之上的第一沟道层，其中，所述第一沟道层的底部设置有第一开口，所述存储器层的底部设置有第二开口，其中，第二开口是在干法刻蚀形成第一开口之后，通过湿法腐蚀工艺或气体刻蚀工艺形成的。因湿法腐蚀工艺和气体刻蚀工艺均具有各向同性的特点，因此，第二开口的口径大于第一开口的口径，如此，该开口较大的第二开口有利于后续沉积的第二沟道层与沟道孔底部的外延结构的连接，进而有利于提高3D NAND存储器的性能。

A 3D NAND Memory

The present application discloses a 3D NAND memory. The stacking structure of the 3D NAND memory is provided with a channel hole. A memory layer and a first channel layer covering the memory layer are formed on the inner wall of the channel hole. A first opening is arranged at the bottom of the first channel layer, and a second opening is arranged at the bottom of the memory layer. After the first opening is formed by the method etching, it is formed by the wet etching process or the gas etching process. Because both wet etching process and gas etching process are isotropic, the diameter of the second opening is larger than that of the first opening. Thus, the second opening with larger opening is beneficial to the connection of the second channel layer deposited subsequently with the epitaxial structure at the bottom of the channel hole, thereby improving the performance of 3D NAND memory.

【技术实现步骤摘要】
一种3DNAND存储器
本申请涉及半导体制造
，尤其涉及一种3DNAND存储器。
技术介绍
3DNAND存储器是一种拥有三维堆叠结构的闪存器件，其存储核心区是由交替堆叠的金属栅层和绝缘层结合垂直沟道孔组成。相同面积条件下，垂直堆叠的金属栅层越多，意味着闪存器件的存储密度越大、容量越大。目前常见的存储结构的字线堆叠层数可达数十上百层。在3DNAND存储器的制造过程中，需要去除掉形成于沟道孔底部的部分存储器层。现有去除沟道孔底部的部分存储器层的方法一般是通过干法刻蚀工艺实现。然而，由于干法刻蚀工艺的各向异性的特点，等离子体只能沿着沟道孔竖直方向向下进行刻蚀，又由于在3DNAND存储器中，沟道孔的深度较深，导致刻蚀的沟道孔底部的关键尺寸较小，如此，导致后续形成的沟道层与沟道孔底部的外延结构的连接性较差，从而影响3DNAND存储器的性能。此外，当3DNAND存储器为多个子堆叠结构形成的整体结构时，等离子体还会破坏堆叠结构的临近子堆叠结构的对接位置处的薄膜，降低3DNAND存储器的性能。
技术实现思路
有鉴于此，本申请提供了一种3DNAND存储器，以解决上述技术问题。为了解决上述技术问题，本申请采用了如下技术方案：一种3DNAND存储器，包括：衬底，位于所述衬底上的堆叠结构，所述堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖于所述存储器层之上的第一沟道层，其中，所述第一沟道层的底部设置有第一开口，所述存储器层的底部设置有第二开口，所述第一开口和第二开口连通，且所述第一开口的口径小于所述第二开口的口径；覆盖于所述第一沟道层、第一开口以及第二开口的侧壁和底部的第二沟道层。可选地，所述沟道孔的底部形成有由衬底外延生长的外延结构，所述外延结构位于所述存储器层、第一沟道层和第二沟道层的下方，所述第二沟道层与所述外延结构接触连接。可选地，所述存储器层包括沿所述沟道孔的径向向内的方向依次层叠的电荷阻挡层、存储层和电荷遂穿层。可选地，所述电荷存储层为电荷存储层或电荷捕获层。可选地，所述第一沟道层和所述第二沟道层的材料相同。可选地，所述第一沟道层或所述第二沟道层的材料为多晶硅。可选地，所述存储器还包括填充在所述沟道孔内且覆盖于所述第二沟道层之上的绝缘芯层。可选地，所述堆叠结构包括第一子堆叠结构和位于所述第一子堆叠结构之上的第二子堆叠结构；所述沟道孔包括贯穿所述第一子堆叠结构的第一子沟道孔和贯穿所述第二子堆叠结构的第二子沟道孔，所述第一子沟道孔和第二子沟道孔连通，且所述第一子沟道孔的底部口径小于所述第二子沟道孔的顶部口径。可选地，所述存储器还包括：位于靠近所述沟道孔上方的漏极塞，所述漏极塞与所述第二沟道层、第一沟道层接触。可选地，所述第一子沟道孔和第二子沟道孔的形状为倒梯形。相较于现有技术，本申请具有以下有益效果：基于以上技术方案可知，本申请提供的3DNAND存储器中，该3DNAND存储器的堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖于所述存储器层之上的第一沟道层，其中，所述第一沟道层的底部设置有第一开口，所述存储器层的底部设置有第二开口，其中，第二开口是在干法刻蚀形成第一开口之后，通过湿法腐蚀工艺或者气体刻蚀工艺形成的。因湿法腐蚀工艺和气体刻蚀工艺具有各向同性的特点，因此，第二开口的口径大于第一开口的口径，如此，该开口较大的第二开口有利于后续沉积的第二沟道层与沟道孔底部的外延结构的连接，进而有利于提高3DNAND存储器的性能。而且，当3DNAND存储器为多个子堆叠结构形成的整体结构时，因采用湿法工艺去除存储器层，因此，不存在等离子体对子堆叠结构邻近对接位置处的薄膜的破坏，因而也就不会对3DNAND存储器的性能带来负面影响。附图说明为了清楚地理解本申请的具体实施方式，下面将描述本申请具体实施方式时用到的附图做一简要说明。显而易见地，这些附图仅是本申请的部分实施例。图1是一种用于制造3DNAND存储器的堆叠结构的剖面示意图；图2是一种去除沟道孔底部的存储器层的方法的流程示意图；图3(1)至图3(4)为图2所示的方法流程中的各步骤对应的剖面结构示意图；图4是另一种用于制造3DNAND存储器的堆叠结构的剖面示意图；图5是本申请实施例提供的一种刻蚀方法流程示意图；图6(1)至图6(6)是本申请实施例提供的一种刻蚀方法一系列制程对应的剖面结构示意图；图7是本申请实施例提供的另一种刻蚀方法流程示意图；图8(1)至图8(2)是本申请实施例提供的另一种刻蚀方法一系列制程对应的剖面结构示意图；图9是本申请实施例提供的一种3DNAND存储器结构示意图。具体实施方式通常情况下，用于制造3DNAND存储器的堆叠结构的剖面示意图如图1所示，其包括形成于衬底101之上的氮化硅和二氧化硅交替层叠的堆叠结构102，在该堆叠结构102中形成有贯穿该堆叠结构102的沟道孔103，该沟道孔103的底部形成有从衬底101外延生长出的外延结构104，为了形成存储结构，该沟道孔103内还包括依次沉积在沟道孔103内壁上的存储器层。在图1中，存储器层依次包括电荷阻挡层105、电荷捕获层106和电荷遂穿层107，其对应的材料分别为氧化硅、氮化硅和氧化硅。该电荷阻挡层105、电荷存储层196和电荷遂穿层107形成的结构在业界通常称为ONO结构。在3DNAND存储器的制造过程中，需要在沟道孔103底部的ONO结构中形成露出部分外延结构104的开口，因此，需要沟道孔部分底部103上方的存储器层。需要说明，在图1中示出的存储器是以电荷捕获型存储器为例说明的。实际上，存储器也可以为电荷存储型存储器。当为电荷存储型存储器时，该存储器层可以包括电荷阻挡层、电荷存储层和电荷遂穿层。一种去除沟道孔部分底部103上方的存储器层的方法的流程示意图如图2所示，其包括以下步骤：S201：为了保护沟道孔103侧壁上的存储器层，先沿着沟道孔103的内表面上形成一层多晶硅保护层108。该步骤执行完对应的剖面结构示意图如图3(1)所示。S202：采用干法刻蚀工艺刻蚀沟道孔103底部的多晶硅保护层108以及位于多晶硅保护层108下方的存储器层，直至露出外延结构104。需要说明，干法刻蚀工艺中，采用的等离子体的分布区域位于图中两条虚线之间的范围内。该步骤执行完对应的剖面结构示意图如图3(2)所示。S203：采用湿法腐蚀工艺去除残留在沟道孔内部的保护层108。该步骤执行完对应的剖面结构示意图如图3(3)所示。S204：沿着沟道孔103内壁形成沟道层109。该步骤执行完对应的剖面结构示意图如图3(4)所示。此外，在上述方法中，在S202和S203之间，还可以包括：采用注入去离子水的液体清洗干法刻蚀后的结构。在上述去除沟道孔部分底部103的存储器层的方法中，存在以下问题：因干法刻蚀工艺采用定向等离子体对待刻蚀结构进行刻蚀，因此，等离子体只能沿着等离子体的运动方向进行刻蚀，因此，在本申请中，等离子体只能沿着沟道孔竖直方向向下进行刻蚀，图3(2)中沟道孔内的两虚直线示意出等离子体在沟道孔内的边界，又由于在3DNAND存储器中，沟道孔的深度较深，导致刻蚀的沟道孔底部的关键尺寸较小，图3(2)中沟道孔底部的椭圆圈定的区域中显示出沟道孔底部的关键尺寸CD。如此，导致后续形成的多晶硅与沟本文档来自技高网...

【技术保护点】
1.一种3D NAND存储器，其特征在于，包括：衬底，位于所述衬底上的堆叠结构，所述堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖于所述存储器层之上的第一沟道层，其中，所述第一沟道层的底部设置有第一开口，所述存储器层的底部设置有第二开口，所述第一开口和第二开口连通，且所述第一开口的口径小于所述第二开口的口径；覆盖于所述第一沟道层、第一开口以及第二开口的侧壁和底部的第二沟道层。

【技术特征摘要】
1.一种3DNAND存储器，其特征在于，包括：衬底，位于所述衬底上的堆叠结构，所述堆叠结构设置有沟道孔，所述沟道孔的内壁上形成有存储器层和覆盖于所述存储器层之上的第一沟道层，其中，所述第一沟道层的底部设置有第一开口，所述存储器层的底部设置有第二开口，所述第一开口和第二开口连通，且所述第一开口的口径小于所述第二开口的口径；覆盖于所述第一沟道层、第一开口以及第二开口的侧壁和底部的第二沟道层。2.根据权利要求1所述的存储器，其特征在于，所述沟道孔的底部形成有由衬底外延生长的外延结构，所述外延结构位于所述存储器层、第一沟道层和第二沟道层的下方，所述第二沟道层与所述外延结构接触连接。3.根据权利要求1所述的存储器，其特征在于，所述存储器层包括沿所述沟道孔的径向向内的方向依次层叠的电荷阻挡层、存储层和电荷遂穿层。4.根据权利要求3所述的存储器，其特征在于，所述电荷存储层为电荷存储层或电荷捕获层。5.根据权利要求1所述...

【专利技术属性】
技术研发人员：杨永刚，苏界，王二伟，夏余平，宋冬门，孙文斌，蒋阳波，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：湖北,42