在半导体材料层中形成隔离结构的方法和形成沟槽的方法技术

本公开涉及一种在半导体材料层中形成隔离结构的方法，包括：将所述半导体材料层中的将要形成的所述隔离结构的至少底部区域形成为电介质区域；形成与所述隔离结构对应的沟槽，其中，所述沟槽的底部止于所述电介质区域的顶部；以及在所述沟槽中填入电介质材料以形成所述隔离结构。本公开涉及一种在半导体材料层中形成沟槽的方法。本公开有助于制作过程的简化。

Method of forming isolation structure in semiconductor material layer and method of forming groove

The present disclosure relates to a method for forming an isolation structure in a semiconductor material layer, including: forming a dielectric region at least at the bottom of the isolation structure to be formed in the semiconductor material layer; forming a groove corresponding to the isolation structure, in which the bottom of the groove ends at the top of the dielectric region; and filling the groove with dielectrics. The material is used to form the isolation structure. The present disclosure relates to a method for forming grooves in a semiconductor material layer. This disclosure facilitates the simplification of the production process.

【技术实现步骤摘要】
在半导体材料层中形成隔离结构的方法和形成沟槽的方法
本公开涉及半导体
，具体来说，涉及一种在半导体材料层中形成隔离结构的方法以及在半导体材料层中形成沟槽的方法。
技术介绍
在有些情况下，需要在半导体材料层中形成不同深度的隔离结构。例如，可能需要在CMOS图像传感器的逻辑区形成第一深度的沟槽隔离结构，而在像素区形成第二深度的沟槽隔离结构，其中第一深度与第二深度不同。因此，存在对新技术的需求。
技术实现思路
本公开的目的之一是提供一种在半导体材料层中形成隔离结构的方法以及在半导体材料层中形成沟槽的方法。根据本公开的第一方面，提供了一种在半导体材料层中形成隔离结构的方法。该方法包括：将所述半导体材料层中的将要形成的所述隔离结构的至少底部区域形成为电介质区域；形成与所述隔离结构对应的沟槽，其中，所述沟槽的底部止于所述电介质区域的顶部；以及在所述沟槽中填入电介质材料以形成所述隔离结构。根据本公开的第二方面，提供了一种在半导体材料层中形成沟槽的方法。该方法包括：将所述半导体材料层中的将要形成的所述沟槽的至少底部区域形成为电介质区域；进行第一刻蚀处理以对将要形成所述沟槽的区域进行刻蚀，其中所述第一刻蚀处理以所述电介质区域为刻蚀停止层；以及进行第二刻蚀处理以去除所述电介质区域。通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。附图说明构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：图1A至1D是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法的一些步骤处的半导体材料层的截面的示意图。图2A至2D是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法的一些步骤处的半导体材料层的截面的示意图。图3A至3E是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成沟槽的方法的一些步骤处的半导体材料层的截面的示意图。图4A至4E是分别示意性地示出了在根据本公开一些示例性实施例的在半导体材料层中形成沟槽的方法的一些步骤处的半导体材料层的截面的示意图。注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在一些情况中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，本公开并不限于附图等所公开的位置、尺寸及范围等。具体实施方式下面将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的结构及方法是以示例性的方式示出，来说明本公开中的结构和方法的不同实施例。然而，本领域技术人员将会理解，它们仅仅说明可以用来实施的本公开的示例性方式，而不是穷尽的方式。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。下面结合图1A至1D描述根据本公开一些示例性实施例的在半导体材料层中形成隔离结构的方法。如图1D所示，根据这些实施例的本公开的方法可以在半导体材料层11中形成隔离结构18。半导体材料层11可以由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。此外，半导体材料层11也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底的半导体部分。本领域技术人员可以理解半导体材料层11不受到任何限制，而是可以根据实际应用进行选择。根据这些实施例的本公开的方法包括的操作将在以下进行描述。如图1A所示，在半导体材料层11之上形成光致抗蚀剂层14。经过例如曝光显影处理对光致抗蚀剂层14进行图案化，以使得光致抗蚀剂层14暴露出半导体材料层11的将要形成的隔离结构18的区域。在一些实施例中，在形成光致抗蚀剂层14之前，还可以在半导体材料层11之上形成掩蔽层13，然后在掩蔽层13之上再形成光致抗蚀剂层14。掩蔽层13例如可以是由氮化钛、氮化硅、或氧化硅等形成的，可以在下述的离子注入处理时保护半导体材料层11的表面，还可以在下述的刻蚀处理中用作掩模。在一些实施例中，由于掩蔽层13与半导体材料层11之间存在应力差，可以在掩蔽层13与半导体材料层11之间形成衬垫层(未示出)。例如，在半导体材料层11由硅形成、掩蔽层13由氮化硅形成的情况下，掩蔽层13与半导体材料层11之间的应力差较大，可以在形成掩蔽层13之前，在半导体材料层11之上形成由氧化硅形成的衬垫层，然后在衬垫层之上形成掩蔽层13。如图1B所示，将半导体材料层11中的将要形成的隔离结构18的至少底部区域形成为电介质区域15。本领域技术人员应理解，隔离结构18的至少底部区域可以是隔离结构18的底壁区域、底壁附近的区域、下部区域、下半部区域(如图1B至1D所示)、中下部区域、以及上中下部区域，甚至可以是整个隔离结构18的全部区域。在一些实施例中，可以通过离子注入处理和热处理来形成电介质区域15。由于经过图案化的光致抗蚀剂层14暴露出半导体材料层11的将要形成的隔离结构18的区域而掩蔽了其他区域，因此可以使得注入的离子位于将要形成的隔离结构18的区域。此外，适当地控制离子注入处理的工艺参数，可以使得注入的离子位于将要形成的隔离结构18的底部区域。在一些实施例中，热处理可以是炉管退火，处理温度为800～1100℃，时间为1～5小时。在一些实施例中，热处理可以是快速热退火，处理温度为900～1100℃，时间为30秒～3分钟。在一些实施例中，可以进行离子注入处理，向位于将要形成的隔离结构18的底部区域附近的半导体材料层11的部分中注入氧离子，然后对半导体材料层11进行热处理使得注入的氧离子与半导体材料层11中的半导体材料相结合，以形成由氧化物形成的电介质区域15。在一些实施例中，注入的氧离子的剂量为1E15cm-2～5E17cm-2，能量为50KeV～250KeV。在一些实施例中，可替换地，还可以向位于将要形成的隔离结构18的底部区域附近的半导体材料层11的部分中注入氮离子，然后进行热处理，以形成由氮化物形成的电介质区域15。本领域技术人员应理解，还可以注入其他的离子以形成由其他的电介质形成的电介质区域15。在一些实施例中，为了使得形成的电介质区域15的厚度满足要求或者更好地被控制，也可以通过多次离子注入处理来实现。例如，以第一能量值的工艺参数进行第一离子注入处理得到位于第一深度的第一厚度的第一被注入区域，以第二能量值的工艺参数进行第二离子注入处理得到位于第二深度的第二厚度的本文档来自技高网...

【技术保护点】
1.一种在半导体材料层中形成隔离结构的方法，包括：将所述半导体材料层中的将要形成的所述隔离结构的至少底部区域形成为电介质区域；形成与所述隔离结构对应的沟槽，其中，所述沟槽的底部止于所述电介质区域的顶部；以及在所述沟槽中填入电介质材料以形成所述隔离结构。

【技术特征摘要】
1.一种在半导体材料层中形成隔离结构的方法，包括：将所述半导体材料层中的将要形成的所述隔离结构的至少底部区域形成为电介质区域；形成与所述隔离结构对应的沟槽，其中，所述沟槽的底部止于所述电介质区域的顶部；以及在所述沟槽中填入电介质材料以形成所述隔离结构。2.根据权利要求1所述的方法，其特征在于，形成所述沟槽包括：通过刻蚀处理形成所述沟槽，其中所述刻蚀处理以所述电介质区域为刻蚀停止层。3.根据权利要求1所述的方法，其特征在于，所述电介质区域由氧化物形成，其中形成所述电介质区域包括：向所述半导体材料层中的将要形成的所述隔离结构的至少底部区域中注入氧离子；以及对所述半导体材料层进行热处理以形成所述电介质区域。4.根据权利要求3所述的方法，其特征在于，所述注入的氧离子的剂量为1E15cm-2～5E17cm-2，能量为50KeV～250KeV。5.根据权利要求3所述的方法，其特征在于，所述注入包括多次注入。6.根据权利要求1所述的方法，其特征在于，所述方法还包括：在形成所述电介质区域之前，在所述半导体材料层之上形成掩蔽层。7.根据权利要求6所述的方法，其特征...

【专利技术属性】
技术研发人员：魏代龙，王连红，黄晓橹，
申请(专利权)人：德淮半导体有限公司，
类型：发明
国别省市：江苏,32