半导体结构及其形成方法技术

一种半导体结构及其形成方法，方法包括：提供衬底，所述衬底包括相邻的器件区和隔离区，所述衬底上形成有分立的鳍部，其中，相邻所述鳍部的间距相等；在鳍部侧壁上形成氧化硅层；刻蚀去除所述隔离区的部分厚度鳍部和所述鳍部侧壁上的部分氧化硅层；以剩余氧化硅层为掩膜，采用湿法刻蚀工艺刻蚀所述隔离区的剩余鳍部，形成伪鳍部；在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述器件区鳍部的顶部，且覆盖所述伪鳍部的顶部。本发明专利技术可以增大去除隔离区鳍部的刻蚀工艺窗口，且采用湿法刻蚀工艺刻蚀所述隔离区的剩余鳍部，从而可以减小对相邻第一区域鳍部的等离子体损伤。

【技术实现步骤摘要】
半导体结构及其形成方法
本专利技术涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
技术介绍
在半导体制造
中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小。为了适应特征尺寸的减小，MOSFET场效应管的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极对沟道的控制能力随之变差，栅极电压夹断(pinchoff)沟道的难度也越来越大，使得亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(SCE：short-channeleffects)更容易发生。因此，为了更好的适应特征尺寸的减小，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅极至少可以从两侧对超薄体(鳍部)进行控制，相比平面MOSFET器件，栅极对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有的集成电路制造具有更好的兼容性。但是，现有技术半导体结构的电学性能有待提高。
技术实现思路
本专利技术解决的问题是提供一种半导体本文档来自技高网...

【技术保护点】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相邻的器件区和隔离区，所述衬底上形成有分立的鳍部，其中，相邻所述鳍部的间距相等；在所述鳍部的侧壁上形成氧化硅层；刻蚀去除所述隔离区的部分厚度鳍部和所述鳍部侧壁上的部分氧化硅层；以剩余氧化硅层为掩膜，采用湿法刻蚀工艺刻蚀所述隔离区的剩余鳍部，形成伪鳍部；在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述器件区鳍部的顶部，且覆盖所述伪鳍部的顶部。

【技术特征摘要】
1.一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底包括相邻的器件区和隔离区，所述衬底上形成有分立的鳍部，其中，相邻所述鳍部的间距相等；在所述鳍部的侧壁上形成氧化硅层；刻蚀去除所述隔离区的部分厚度鳍部和所述鳍部侧壁上的部分氧化硅层；以剩余氧化硅层为掩膜，采用湿法刻蚀工艺刻蚀所述隔离区的剩余鳍部，形成伪鳍部；在所述衬底上形成隔离结构，所述隔离结构的顶部低于所述器件区鳍部的顶部，且覆盖所述伪鳍部的顶部。2.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述氧化硅层的工艺为原子层沉积工艺；在所述鳍部的侧壁上形成氧化硅层的步骤中，所述氧化硅层还形成于所述鳍部顶部以及鳍部露出的衬底上。3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述氧化硅层的厚度为至4.如权利要求1所述的半导体结构的形成方法，其特征在于，采用等离子体干法刻蚀工艺，刻蚀去除所述隔离区的部分厚度鳍部和所述鳍部侧壁上的部分氧化硅层；所述离子体干法刻蚀工艺的参数包括：刻蚀气体包括N2和H2的混合气体、或O2和CO的混合气体，工艺时间为60秒至600秒，工艺压强为10毫托至50毫托，源功率为300瓦至800瓦，偏置功率为50瓦至300瓦。5.如权利要求1所述的半导体结构的形成方法，其特征在于，刻蚀去除所述隔离区的部分厚度鳍部和所述鳍部侧壁上的部分氧化硅层后，所述隔离区的剩余鳍部的高度为至6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺的参数包括：刻蚀溶液为四甲基氢氧化氨溶液，所述四甲基氢氧化氨溶液的质量浓度为1％至10％，刻蚀时间为2秒至60分钟，刻蚀溶液温度为25℃至80℃。7.如权利要求1所述的半导体结构的形...

【专利技术属性】
技术研发人员：胡华勇，林益世，
申请(专利权)人：中芯国际集成电路制造上海有限公司，中芯国际集成电路制造北京有限公司，
类型：发明
国别省市：上海,31