一种双向低压ESD倒装二极管制造技术

技术编号:19780169 阅读:51 留言:0更新日期:2018-12-15 11:53
一种双向低压ESD倒装二极管,器件设有两个相同的二极管,第一个二极管的阳极与第二个二极管的阴极相连作为器件的输入端,第一个二极管的阴极与第二个二极管的阳极相连作为器件的输出端,同时保证两个二极管的正向击穿电压比反向击穿电压要低。器件通过匹配同一芯片的两个相同的二极管结构的阳极与阴极互连的方式实现正反向电压对称的工作。该结构既实现了双向都工作在低压状态,又实现了倒装焊工艺,减小了RC延迟,有效地提高了电性能,使器件满足集成电路对低压高速且小型化高性能的需求。

【技术实现步骤摘要】
一种双向低压ESD倒装二极管
本技术涉及电子器件制造领域,更具体地说,涉及一种双向低压ESD倒装二极管结构及其制造方法。
技术介绍
静电放电(ESD)电路是为了保护敏感的集成电路免遭电压尖峰的电路。随着集成电路的技术不断更新进步,器件变得越来越小,工作电压越来越低,一般要求击穿电压为5V以下。同时,器件变得越来越快,工作频率越来越高。因此,ESD保护器件必须具有低的击穿电压和低电容以及更小的尺寸来满足集成电路对低压高速的需求。常规双向ESD保护电路通常包括齐纳二极管和较高击穿电压的雪崩二极管的组合。利用齐纳二极管和雪崩二极管的常规组合的缺点有,正反向击穿电压较高(通常大于5V)且两个方向的击穿电压不一致,一个方向要比另一个方向的击穿电压高,而且漏电较大,功耗较高,不能很好地对双向低压线路进行保护;只能采用常规引线健合和载带自动健合的封装,RC延迟严重,电性能较差,且封装尺寸较大,不能满足当代产品小型化高性能的要求;电容不能做得很小,限制了器件对于高频高速的需求。
技术实现思路
针对现有技术中存在的问题,本技术所要解决的技术问题是,提供一种超低电容的,正反向击穿电压小于5V的,且可用于倒装焊工艺的双向低压ESD倒装二极管结构,来满足集成电路对低压高速且小型化高性能的需求。本技术的目的通过以下技术方案实现,一种双向低压ESD倒装二极管,其特征是器件设有两个相同的二极管,第一个二极管的阳极与第二个二极管的阴极相连作为器件的输入端in,第一个二极管的阴极与第二个二极管的阳极相连作为器件的输出端out,同时保证两个二极管的正向击穿电压比反向击穿电压要低。器件包括p+衬底层1,设在p+衬底层1上的n+外延层2以及设在制备两个并列的二极管;每个二极管的结构是,n+外延层2设有n-外延层3,在n-外延层3上设有p+基区6,在p+基区6上设有n+发射区7;以及在n+外延层2上设有穿通n-外延层3且位于n+发射区7、p+基区6一侧的n+扩散区5;设有周边与中央隔离沟槽4,周边隔离沟槽4位于n+发射区7、p+基区6、n-外延层3和n+扩散区5的外围,且穿透n+外延层2并延伸至硅片衬底1。中央隔离沟槽位于两二极管之间亦穿透n+外延层2并延伸至硅片衬底1;n+发射区7及n+扩散区5上引出金属,即n+发射区上的金属阳极9-1和n+扩散区上的金属阴极9,金属阳极9-1和金属阴极周围的硅片表面钝化层8为二氧化硅层,金属阳极和阴极上设有钝化层10,钝化层为二氧化硅和/或氮化硅钝化层。n+扩散区5的浓度与n+外延层2的浓度相当,器件工作时不会引入额外的电阻和正向压降。位于两个二极管100和200中间的隔离沟槽4,沟槽的宽度为1-5um,深度为15-30um。用于倒装焊工艺的二极管结构的方法,提供了所述的二极管结构形成具有超低电容的方法。形成超低电容的方法是通过所述n-外延层来实现的;p+硅衬底区域顶部表面上依次生长n+外延层和n-外延层;n+外延层厚度为3μm-15μm,n-外延层厚度为6μm-15μm,n+外延层的电阻率在0.002ohm.cm~0.02ohm.cm,n-外延层电阻率在10.0ohm.cm~100.0ohm.cm;在n-外延层上光刻衬底接触区并做n+扩散层:预沉积温度1050±50℃,时间3±1h;(光刻衬底指光刻窗口,指在n-外延层3上光刻,光刻n+扩散区并做浓磷扩散;)刻蚀周边隔离沟槽,生长氧化层并回填,温度1000±25℃,时间t=90±20min,然后平坦化表面氧化层;在n-外延层上光刻并制备p+基区6:以光刻胶做掩膜进行硼离子注入形成p+基区6;在p+基区上光刻并制备n+发射区7,以光刻胶做掩膜进行磷离子注入形成n+发射区7;在n+发射区7上沉积LPTEOS扩散并光刻接触孔;在接触孔上沉积正面金属AlSiCu并反刻蚀形成金属接触区;沉积LPTEOS+SiN,刻蚀露出金属焊点;刻蚀填充制备位于两个二极管和中间的隔离沟槽,沟槽的宽度为1-5um,深度为15-30um。因所述二极管结构包含n+外延层、n-外延层、p+基区和n+发射区,所述的二极管结构从下向上依次是n+外延层、n-外延层、p+基区和n+发射区。n+外延层2、n-外延层3、p+基区6、n+发射区7构成低压二极管,击穿电压可以做到小于5V且为硬击穿,漏电为nA级别。n-外延层上扩散形成从硅片表面到n+外延层的n+扩散区(5),n+扩散区(5)贯穿n-外延层(3)且位于n+发射区(7)、p+基区(6)一侧;进而把两个二极管的阴极引到芯片表面,便于做倒装焊封装;所述的二极管结构形成具有超低电容的方法是通过所述生长n-外延层来实现;本技术所述的方法是在n-外延层上扩散形成从硅片表面到n+外延层的n+扩散区5,n+扩散区5贯穿n-外延层3且位于n+发射区7、p+基区6一侧;进而把第一个二极管和第二个二极管的阴极引到硅片表面,便于做倒装焊封装。更进一步的,所述的n+扩散区,贯穿整个n-外延层,具有与n+外延层同等的掺杂剂浓度。更进一步的,所述的p+衬底层为结构阻挡层,为一高剂量p+掺杂区,阻挡所述的第一个二极管和所述的第二个二极管在底部的电流流动。更进一步的,所述的n+外延层厚度为3μm-15μm,所述的n-外延层厚度为6μm-15μm,n-外延层的电阻率在10.0ohm.cm~100.0ohm.cm。通过控制n-外延层的电阻率范围使所述的二极管结构具有实质上较低的电容,达到1-10pF的级别。有益效果,相比于现有技术,本技术的优点在于:(1)本技术利用同一芯片上的两个相同的二极管结构,通过阳极与阴极互连的方式实现正反向电压对称的工作,同时引入衬底接触区实现二极管的阴极和阳极在同一表面上,便于倒装焊工艺,减小了RC延迟,有效地提高了电性能,满足产品对小型化高性能的需求;(2)本技术利用较低掺杂的n-外延层,在不额外串联其他低电容二极管的基础上,通过n-外延层来实现超低电容,所述n-外延层触及n+外延层2且位于其上。实现了器件较低的电容。通过调整p+基区和n+发射区的注入剂量和n外延的掺杂浓度,实现二极管器件双向击穿电压低于5V,且为硬击穿。从而为器件提供了良好的稳定电性能,从而在一定程度上降低了成本。(3)所述二极管包括n+外延层2、n-外延层3、p+基区6、n+发射区7和n+扩散区5,通过n+扩散区5把二极管100和200的阴极引到芯片表面从而实现倒装焊工艺,所述n+扩散区触及n+外延层2及二极管的金属阴极9而位于中间。通过匹配同一芯片上的两个相同的二极管结构的阳极与阴极互连的方式实现正反向电压对称的工作。该结构既实现了双向都工作在低压状态,使器件满足集成电路对低压高速的需求。附图说明图1为本技术的双向ESD倒装二极管结构的截面示意图;图2A-2D为图解说明根据本技术形成双向ESD倒装二极管结构的方法与步骤的四幅截面示意图。具体实施方式下面结合说明书附图和具体的实施例,对本技术作详细描述。正反向击穿电压小于5V且两个方向对称的二极管结构,是两个相同的二极管结构,第一个二极管的阳极与第二个二极管的阴极相连作为器件的输入端in,第一个二极管的阴极与第二个二极管的阳极相连作为器件的输出端out,同时保证两个二极管的本文档来自技高网...

【技术保护点】
1.一种双向低压ESD倒装二极管,其特征是器件设有两个相同的二极管,第一个二极管的阳极与第二个二极管的阴极相连作为器件的输入端,第一个二极管的阴极与第二个二极管的阳极相连作为器件的输出端。

【技术特征摘要】
1.一种双向低压ESD倒装二极管,其特征是器件设有两个相同的二极管,第一个二极管的阳极与第二个二极管的阴极相连作为器件的输入端,第一个二极管的阴极与第二个二极管的阳极相连作为器件的输出端。2.根据权利要求1所述的双向低压ESD倒装二极管,其特征是器件包括p+衬底层(1),设在p+衬底层上的n+外延层(2)以及设在制备两个并列的二极管;每个二极管的结构是,n+外延层上设有n-外延层(3),在n-外延层(3)上设有p+基区(6),在p+基区(6)上设有n+发射区(7);以及在n+外延层(2)上设有穿通n-外延层(3)且位于n+发射区(7)、p+基区(6)一侧的n+扩散区(5);设有周边与中央隔离沟槽(4),周边隔离沟槽位于n+发射区、p+基区、n-外延层和n+扩散区的外围,且穿透n+外延层2并延伸至硅片p+衬底;中央隔离沟槽位于两二极管之间亦穿透n+外延层(2)并延伸至硅片p+衬底;n+发射区(7)及n+扩散区(5)上引出金属,即n+发射区上的金属阳极(9-1)和n+扩散区上的金属阴极(...

【专利技术属性】
技术研发人员:那雪梅杨敏红刘韵吉
申请(专利权)人:桑德斯微电子器件南京有限公司
类型:新型
国别省市:江苏,32

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1