一种基于SOI CMOS的电子器件、制备方法以及剥离方法技术

本发明专利技术提供一种基于SOI CMOS的电子器件、制备方法以及剥离方法，基于SOI CMOS的电子器件上设有多个剥离槽，所述剥离槽贯穿所述基于SOI CMOS的电子器件，不仅便于基于SOI CMOS的电子器件的制造，而且在减少弯折时的应力，防止基于SOI CMOS的电子器件损坏，通过开设剥离槽且将剥离槽贯通至埋氧化层，并对埋氧化层进行腐蚀处理，将埋氧化层腐蚀，进而使得基于SOI CMOS的电子器件脱离衬底基板，基于SOI CMOS的电子器件在支撑架的支撑下形成悬空结构，降低了制造工艺难度、减少制造成本，通过PDMS印章将电子器件剥离至目标基底。

【技术实现步骤摘要】
一种基于SOICMOS的电子器件、制备方法以及剥离方法
本专利技术涉及半导体制造
，特别是涉及一种基于SOICMOS的电子器件、制备方法以及剥离方法。
技术介绍
随着半导体制造技术的发展，能够贴合生物体表面三维(3D)形貌的电子器件具有独特的物理属性，因此得到了学术界和工业界的青睐。首先，此类电子器件具有物理结构上的超薄属性，从而此类电子器件具有柔性甚至可弯折属性，因此在可穿戴电子领域和医疗诊断领域具有极大的应用前景；而且，这类电子器件受到外界应力场刺激会发生几何形变，而这类几何形变又会耦合进电子器件的电输运特性中，是对微电子物理学属性和
的一次拓展和升华，是对半导体摩尔定律走向极限的重新诠释和超越摩尔定律的更新发展；除此之外，超薄可变形电子器件是对传统刚性高速电子器件核心理念的颠覆和发展，引导消费电子器件向更轻、更薄和可穿戴方向发展，例如在植入医疗、智能穿戴、柔性显示、人工智能和环境友好的绿色电子等领域的广阔应用。然而在现有技术中，此类电子器件存在着制造工艺复杂、不易制造、成本较高以及良品率低的问题。
技术实现思路
鉴于以上所述现有技术的技术需求和不足，本专利技术的目的在于本文档来自技高网...

【技术保护点】
1.一种基于SOI CMOS的电子器件，其特征在于，包括：外延层和堆叠在外延层上的淀积层，所述外延层包括有源区和无源区，所述淀积层堆叠在有源区和无源区上，在所述有源区、所述无源区以及所述淀积层上堆叠保护层，所述基于SOI CMOS的电子器件具有多个剥离槽，每个所述剥离槽贯穿所述基于SOI CMOS的电子器件。

【技术特征摘要】
1.一种基于SOICMOS的电子器件，其特征在于，包括：外延层和堆叠在外延层上的淀积层，所述外延层包括有源区和无源区，所述淀积层堆叠在有源区和无源区上，在所述有源区、所述无源区以及所述淀积层上堆叠保护层，所述基于SOICMOS的电子器件具有多个剥离槽，每个所述剥离槽贯穿所述基于SOICMOS的电子器件。2.根据权利要求1所述的基于SOICMOS的电子器件，其特征在于：所述保护层上设有预留有源区，所述预留有源区远离淀积层设置，且所述剥离槽贯穿所述预留有源区。3.根据权利要求1所述的基于SOICMOS的电子器件，其特征在于：所述剥离槽将基于SOICMOS的电子器件隔离成若干个功能单元，每个功能单元均包括源极、漏极、栅极以及电极。4.一种基于SOICMOS的电子器件制备方法，其特征在于，包括：提供衬底基板，所述衬底基板具有埋氧化层，在所述衬底基板上进行SOICMOS工艺制程；进行淀积并形成淀积层，所述淀积层堆叠在所述衬底基板上，并在衬底基板和淀积层上堆叠保护层；对保护层和衬底基板进行开槽处理并形成剥离槽，所述剥离槽贯穿所述保护层且贯通至埋氧化层；通过剥离槽对埋氧化层进行腐蚀处理，埋氧化层被腐蚀并脱离衬底基板，制成基于SOICMOS的电子器件。5.如权利要求4所述的基于SOICMOS的电子器件制备方法，其特征在于：所述剥离槽内设有用于防止坍塌的支撑架，所述支撑架贯穿所述剥离槽并延伸...

【专利技术属性】
技术研发人员：张培健，王鹏飞，陈文锁，袁浚，朱坤峰，陈仙，徐代果，
申请(专利权)人：中国电子科技集团公司第二十四研究所，
类型：发明
国别省市：重庆,50