单片半导体器件和半导体器件制造技术

本公开涉及单片半导体器件和半导体器件。本实用新型专利技术要解决的一个技术问题是提供改进的单片半导体器件和改进的半导体器件。该单片半导体器件包括：衬底，所述衬底包括形成到所述衬底的第一表面中的控制区域、第一功率区域和第二功率区域；第一功率器件，形成在所述第一功率区域中；第二功率器件，形成在所述第二功率区域中；控制电路，形成在所述控制区域中；以及第一隔离沟槽，形成到与所述衬底的所述第一表面相对的所述衬底的第二表面中以将所述第一功率器件和所述第二功率器件隔离。通过本实用新型专利技术，可以获得改进的单片半导体器件和改进的半导体器件。

Monolithic Semiconductor Devices and Semiconductor Devices

The present disclosure relates to monolithic semiconductor devices and semiconductor devices. A technical problem to be solved by the utility model is to provide improved monolithic semiconductor devices and improved semiconductor devices. The monolithic semiconductor device includes: a substrate comprising a control region, a first power region and a second power region formed on the first surface of the substrate; a first power device formed in the first power region; a second power device formed in the second power region; and a control circuit formed in the second power region. The first isolation groove is formed in the control region and in the second surface relative to the first surface of the substrate to isolate the first power device from the second power device. The improved monolithic semiconductor device and the improved semiconductor device can be obtained by the utility model.

【技术实现步骤摘要】
单片半导体器件和半导体器件本申请是申请日为2017年7月18日、申请号为201720869307.4、专利技术创造名称为“单片半导体器件和半导体器件”的技术申请的分案申请。
本公开一般涉及半导体器件，并且更具体地，涉及用于单片集成的功率器件和控制逻辑的半导体器件。
技术介绍
半导体晶片或衬底可以用各种基底衬底材料制成，例如用硅(Si)、锗、磷化铝、砷化铝、砷化镓(GaAs)、氮化镓(GaN)、氮化镓之上的氮化铝镓(AlGaN/GaN)、磷化铟、碳化硅(SiC)或用于结构支撑的其它体材料。多个半导体管芯形成在由非有源的管芯间衬底区或锯道(sawstreet)分开的晶片上。锯道提供切割区以将半导体晶片分割成单独的半导体管芯。功率金属氧化物半导体场效应晶体管(MOSFET)通常用于切换相对较大的电流。许多应用需要数个功率MOSFET，例如以独立地控制不同负载中的电流。例如，汽车可能需要分开的功率MOSFET来切换通过上下滚动窗户、调整后视镜和调整汽车座椅的位置的致动器的电流。功率MOSFET还可以用于将电流切换到窗户和镜子内的加热元件，或者用作将电池电压转换为另一电压的开关模式电源的一部分。在这种应用中，电流可能相对较高，导致需要高密度、低损耗的开关，从而导致高效率。用于切换电流的每个功率器件需要控制逻辑来确定何时接通和断开开关。通常，用于每个功率器件的控制逻辑位于控制逻辑半导体封装中，并且功率器件中的每一个被分开地封装并放置在公共印刷电路板(PCB)上或远离控制逻辑封装。多个分开的半导体封装增加了成本并消耗了PCB面积。
技术实现思路
本技术要解决的一个问题是提供改进的单片半导体器件和改进的半导体器件。根据本技术的一个方面，提供了一种单片半导体器件，包括：衬底，所述衬底包括形成到所述衬底的第一表面中的控制区域、第一功率区域和第二功率区域；第一功率器件，形成在所述第一功率区域中；第二功率器件，形成在所述第二功率区域中；控制电路，形成在所述控制区域中；以及第一隔离沟槽，形成到与所述衬底的所述第一表面相对的所述衬底的第二表面中以将所述第一功率器件和所述第二功率器件隔离。在一个实施例中，所述单片半导体器件还包括第二隔离沟槽，形成到所述衬底的所述第一表面中以将所述第一功率器件和所述控制电路隔离。在一个实施例中，所述第一隔离沟槽延伸到所述第二隔离沟槽。在一个实施例中，所述单片半导体器件还包括形成在所述第一功率器件和所述控制电路之上的互连结构。在一个实施例中，所述衬底包括绝缘体上硅衬底。根据本技术的另一个方面，提供了一种半导体器件，包括：衬底；第一功率器件，形成在所述衬底的第一功率区域中；第二功率器件，形成在所述衬底的第二功率区域中；控制电路，形成到所述衬底的控制区域中的所述衬底的第一表面中；以及第一隔离沟槽，形成到与所述衬底的所述第一表面相对的所述衬底的第二表面中以将所述第一功率器件和所述第二功率器件隔离。在一个实施例中，所述半导体器件还包括第二隔离沟槽，形成到所述衬底的所述第一表面中以将所述第一功率器件和所述控制电路隔离。在一个实施例中，所述第一隔离沟槽延伸到所述第二隔离沟槽。在一个实施例中，所述半导体器件还包括形成在所述第一功率区域和所述控制区域之上的互连结构。在一个实施例中，所述衬底包括绝缘体上硅衬底。本技术的一个有益技术效果是提供了改进的单片半导体器件和改进的半导体器件。附图说明图1a-图1b例示了具有被锯道分开的多个半导体管芯的半导体衬底；图2a-图2t例示了在SOI衬底中形成功率区域和控制区域的过程；图3a-图3h例示了在用于功率MOSFET的功率区域中形成垂直栅极结构的过程；图4a-图4f例示了在用于功率MOSFET的控制区域中形成控制逻辑的过程；图5例示了具有漏极感测的引线框架中的半导体器件；图6a-图6e例示了在非SOI衬底中形成功率区域和控制区域；和图7a-图7b例示了二极管桥构造中的半导体器件。具体实施方式要求优先权本申请要求2016年7月18日由JeffersonW.HALL和GordonM.GRIVNA提交的美国临时申请No.62/363,449的权益，该申请通过引用并入本文。以下参考附图描述了一个或多个实施例，附图中相同的附图标记表示相同或相似的元件。尽管以实现某些目标的最佳方式描述了附图，但是描述旨在涵盖可以包括在本公开的精神和范围内的替换方案、修改和等同物。本文所用的术语“半导体管芯”是指单数和复数形式的单词，因此可以指单个半导体器件和多个半导体器件。图1a示出了具有基底衬底材料102的半导体晶片或衬底100，基底衬底材料102诸如是Si、锗、磷化铝、砷化铝、GaAs、GaN、AlGaN/GaN、磷化铟、SiC或用于结构支撑的其它体材料。半导体衬底100的宽度或直径为100-450毫米(mm)，厚度为约700-800微米(μm)。多个半导体管芯104形成在由非有源的管芯间衬底区或锯道106分开的衬底100上。锯道106提供切割区以将半导体衬底100分割成单独的半导体管芯104。图1b示出了半导体衬底100的一部分的截面图。每个半导体管芯104包括背表面108和有源表面或区域110，该有源表面或区域110包含实现为形成在管芯内并根据管芯的电气设计和功能而电气互连的有源器件、无源器件、导电层和电介质层的模拟或数字电路。例如，电路可以包括形成在有源表面或区域110内以实现模拟电路或数字电路的一个或多个晶体管、二极管和其它电路元件。半导体管芯104还可以包含功率器件、控制逻辑、数字信号处理器(DSP)、微控制器、ASIC、标准逻辑、放大器、时钟管理部、存储器、接口电路、光电子器件和其它信号处理电路。半导体管芯104还可以包含用于RF信号处理的集成无源器件(IPD)，例如电感器、电容器和电阻器。具体地，半导体管芯104包含具有相对较高密度的一个或多个单片集成的垂直定向的功率器件和相关联的控制逻辑。以下图例示了在与用于切换功率MOSFET的控制逻辑的公共的管芯上制造高密度功率MOSFET。在图2a中，绝缘体上硅(SOI)衬底120包括基底衬底或处理晶片122。基底衬底122被施主掺杂剂原子相对重掺杂(N++)。施主掺杂剂原子向硅晶格提供了额外的电子以提供负的或N型区域。受主掺杂剂原子在硅晶格中产生电子空穴以提供正的或P型区域。N型外延(EPI)层124可以在基底衬底122上生长。晶片126被施主原子相对轻掺杂。晶片126和基底衬底122各自具有在晶片的表面上生长的氧化物层。晶片126和基底衬底122上的氧化物层被清洗并原子接合以形成掩埋氧化物(BOX)层128。基底衬底122和通过BOX层128接合到晶片126的EPI层124形成SOI衬底120。在一些实施例中，形成高电压功率MOSFET，EPI层124可以生长到更大的厚度。SOI衬底120将漏极区域与控制逻辑区域解耦。在图2b中，在SOI衬底120的晶片126之上形成氧化物层130。在氧化物层130之上形成氮化物层132。如图2c所示，在功率区域140a和140b中的晶片126、BOX层128、氧化物层130和氮化物层132的一部分被去除，以形成部分地延伸穿过SOI衬底120来容纳稍后形成的功率MOSFET的开口1本文档来自技高网...

【技术保护点】
1.一种单片半导体器件，包括：衬底，所述衬底包括形成到所述衬底的第一表面中的控制区域、第一功率区域和第二功率区域；第一功率器件，形成在所述第一功率区域中；第二功率器件，形成在所述第二功率区域中；控制电路，形成在所述控制区域中；以及第一隔离沟槽，形成到与所述衬底的所述第一表面相对的所述衬底的第二表面中以将所述第一功率器件和所述第二功率器件隔离。

【技术特征摘要】
2016.07.18 US 62/363,449;2017.07.07 US 15/644,6131.一种单片半导体器件，包括：衬底，所述衬底包括形成到所述衬底的第一表面中的控制区域、第一功率区域和第二功率区域；第一功率器件，形成在所述第一功率区域中；第二功率器件，形成在所述第二功率区域中；控制电路，形成在所述控制区域中；以及第一隔离沟槽，形成到与所述衬底的所述第一表面相对的所述衬底的第二表面中以将所述第一功率器件和所述第二功率器件隔离。2.根据权利要求1所述的单片半导体器件，还包括第二隔离沟槽，所述第二隔离沟槽形成到所述衬底的所述第一表面中以将所述第一功率器件和所述控制电路隔离。3.根据权利要求2所述的单片半导体器件，其中所述第一隔离沟槽延伸到所述第二隔离沟槽。4.根据权利要求1所述的单片半导体器件，还包...

【专利技术属性】
技术研发人员：J·W·霍尔，G·M·格里弗纳，
申请(专利权)人：半导体元件工业有限责任公司，
类型：新型
国别省市：美国,US