集成电路的制造方法技术

本公开实施例提供集成电路的制造方法。此方法包含提供基底，其具有顶面和从顶面凹陷的沟槽，将敏感材料层涂布于基底的顶面上，其中敏感材料层填入沟槽中，对敏感材料层执行活化处理，使得部分的敏感材料层化学性地改变，以及对敏感材料层执行湿式化学工艺，使得敏感材料层位于沟槽之上的顶部部分被移除，其中敏感材料层的剩余部分的顶面与基底的顶面大致上共平面。该方法可以消除凹凸不平的轮廓，提供了平坦化的顶面。

【技术实现步骤摘要】
集成电路的制造方法
本专利技术实施例有关于半导体装置的制造方法，特别有关于平坦化的方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业已经历指数型成长。集成电路材料和设计的科技发展已生产好几代的集成电路，且每一代都具有比前一代更小和更复杂的电路。在集成电路发展的过程中，几何尺寸(也即是，可用制造工艺产生的最小元件或线路)缩小的同时，对平坦化的要求通常也会增加。这是由各种因素所导致，这些因素包含景深(depthoffocus，DOF)和微影图案化(lithographypatterning)的解析度。随着部件(feature)尺寸缩小，通过微影投影系统(lithographyprojectionsystem)形成的图案对焦点误差(focuserror)更为敏感。景深与焦点误差的范围有关，焦点误差的范围是工艺可以容许的可接受解析度。换句话说，当部件尺寸变小时，微影图像的解析度必须增加，且景深也减小。这需要晶圆的顶面平坦化，以符合对景深的需求。目前已经使用、测试或提出各种方法来改善晶圆表面的平坦化，以在工艺过程中维持对景深和解析度的要求。然而，当制造更小的部件尺本文档来自技高网...

【技术保护点】
1.一种集成电路的制造方法，包括：提供一基底，具有一顶面和从该顶面凹陷的一沟槽；将一敏感材料层涂布于该基底的该顶面上，其中该敏感材料大致上填入该沟槽；对该敏感材料层执行一活化处理，使得部分的该敏感材料层化学性地改变；以及对该敏感材料层执行一湿式化学工艺，使得该敏感材料层在该沟槽之上的顶部部分被移除，其中该敏感材料层的剩余部分的顶面与该基底的该顶面大致上共平面。

【技术特征摘要】
2017.05.17 US 15/597,7341.一种集成电路的制造方法，包括：提供一基底，具有一顶面和从该顶面凹陷的一沟槽；将一敏感材料层涂布于该基底的该顶面上，其中该敏感材料...

【专利技术属性】
技术研发人员：翁明晖，吴承翰，张庆裕，林进祥，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71