一种MOSFET栅氧化层电容校准结构制造技术

本发明专利技术提出一种MOSFET栅氧化层电容校准结构，包括：有源区本体；栅极，位于所述有源区本体之上；源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。本发明专利技术提出的MOSFET栅氧化层电容校准结构，在通常的MOSFET栅氧化层电容校准结构中保留有源区和栅极多晶硅，仅去除源漏极和栅极上的contact，可以去除包括源漏互联线对栅的寄生电容、源漏互联线对阱的寄生电容、栅上互联线对阱的寄生电容等在内的一系列寄生电容，从而进行更为精确的校准，得到更准确的MOSFET栅氧化层电容仿真模型。

【技术实现步骤摘要】
一种MOSFET栅氧化层电容校准结构
本专利技术涉及半导体集成电路制造领域，且特别涉及一种MOSFET栅氧化层电容校准结构。
技术介绍
现有技术中用于提取MOSFET栅氧化层电容的测试结构一直包含源漏接触孔和互连，因此测量到的栅氧化层电容相应的包含这部分互连寄生电容。在线宽大于0.18微米的制成中，这部分互连寄生电容占的比重较小，被忽略掉，但是在线宽小于0.18微米制成中，互连寄生电容比重越来越大，并对电路性能具有较大影响，已经不能忽略，必须去除源漏接触孔和互连对栅同源漏交叠电容的影响。在特征线宽小于或等于0.13微米的制程中，提取栅与源漏的交叠电容时，会包含源漏接触孔到栅的电容。如果不减去这部分电容，最后生成器件模型时，这部分电容会包括在模型中。后仿提取电路网表时，倘若也提取了这部分电容，在电路仿真中，栅的电容就会被重复计算，得到的仿真结果也会有误差，并且这部分误差随着线宽的缩小会越来越大。标准MOSFET栅氧化层电容结构示意图如图1，包括源级10，漏极20，栅极30，阱区40以及互连线50，所述源级10、漏极20、栅极30和阱区40分别具有接触孔60，目前普遍采用的MOSFET栅本文档来自技高网...

【技术保护点】
1.一种MOSFET栅氧化层电容校准结构，其特征在于，包括：有源区本体；栅极，位于所述有源区本体之上；源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。

【技术特征摘要】
1.一种MOSFET栅氧化层电容校准结构，其特征在于，包括：有源区本体；栅极，位于所述有源区本体之上；源极和漏极，位于所述有源区本体的两端，且所述源极和所述漏极分别位于所述栅极的两侧；阱区，位于所述有源区本体和栅极外侧，所述阱区上设置有接触孔。2.根据权利要求1所述的MOSFET栅氧化层电容校准...

【专利技术属性】
技术研发人员：韩晓婧，彭兴伟，
申请(专利权)人：上海华力微电子有限公司，
类型：发明
国别省市：上海,31