封装结构及其制作方法技术

本发明专利技术提供一种封装结构及其制作方法。封装结构包括绝缘密封体、黏着层、第一线路层、芯片、多个导电结构、介电层及第二线路层。绝缘密封体具有第一表面及第二表面。黏着层、芯片、导电结构及至少一部分的第一线路层嵌入在绝缘密封体中。另外至少一部分的第一线路层嵌入在黏着层中。第一线路层包括多个第一接垫及多个第二接垫。包含多个连接端子的芯片设置于黏着层上。导电结构电性连接至第一接垫。介电层设置于绝缘密封体的第二表面上。第二线路层电性连接至导电结构及连接端子。

【技术实现步骤摘要】
封装结构及其制作方法
本专利技术涉及一种封装结构及其制作方法，尤其涉及具有模封互连基板(moldedinterconnectsubstrate，MIS)形成于其中的一种封装结构及一种制造方法。
技术介绍
为使电子产品设计达到轻薄短小，半导体封装技术也跟着日益进展，以发展出符合小体积、重量轻、高密度以及在市场上具有高竞争力等要求的产品。因此，小型化封装结构同时维持流程简化已成为本领域的技术人员的一大挑战。
技术实现思路
本专利技术提供一种封装结构及其制作方法，有效地减小其尺寸和制造成本。本专利技术提供一种封装结构。封装结构包括绝缘密封体、黏着层、第一线路层、芯片、多个导电结构、介电层及第二线路层。绝缘密封体具有第一表面及相对于第一表面的第二表面。黏着层嵌入在绝缘密封体中。第一线路层具有嵌入在绝缘密封体中的至少一部分和嵌入在黏着层中的另外至少一部分。第一线路层包括多个第一接垫以及多个第二接垫。芯片设置于黏着层上并嵌入在绝缘密封体中。芯片包括通过绝缘密封体的第二表面所暴露出的多个连接端子。导电结构嵌入在绝缘密封体中。导电结构电性连接至第一接垫。绝缘密封体的第二表面暴露出导体结构的顶表面。介电层设置于绝缘密封体的第二表面上。第二线路层嵌入在介电层中且电性连接至导电结构及连接端子。介电层暴露出第二线路层的顶表面。本专利技术提供一种封装结构的制作方法，其至少包括以下步骤。提供载体基板(carriersubstrate)。在载体基板上形成第一线路层。第一线路层包括多个第一接垫和多个第二接垫。在第一接垫上形成多个导电结构。在载体基板上依次形成黏着层和芯片。在载体基板上形成绝缘密封体。第一线路层的至少一部分嵌入在绝缘密封体中，并且第一线路层的另外至少一部分嵌入在黏着层中。绝缘密封体的厚度减小，以使绝缘密封体的第一表面黏附至载体基板上，并且相对于第一表面的绝缘密封体的第二表面暴露出导电结构的顶表面及芯片的多个连接端子。在绝缘密封体上形成第二线路层。第二线路层电性连接至导电结构和芯片的连接端子。在绝缘密封体上形成介电层，以密封第二线路层。介电层暴露出第二线路层的顶表面。自绝缘密封体的第一表面移除载体基板。基于上述，本专利技术的封装结构包括形成在其中的模封互连基板(moldedinterconnectsubstrate，MIS)。因此，可以减小封装结构的厚度，从而达成封装结构的小型化。此外，由于利用黄光微影(photolithography)和镀制程(platingprocess)代替传统的激光钻孔(laserdrilling)制程制作在模封互连基板中的导电通孔/柱体，可确保封装结构的制作流程的简单性。因此，可有效地降低总体制作成本。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。附图说明图1A至图1J为依据本专利技术一实施例的封装结构的制作流程剖面示意图。图2A至图2H为依据本专利技术另一实施例的封装结构的制作流程剖面示意图。附图标记说明10、20：封装结构100：载体基板200：第一线路层200a：第一接垫200b：第二接垫202：导电结构202a：顶表面300：黏着层300a：底表面400：芯片400a：主动表面402：连接端子500：绝缘密封体500a：第一表面500b：第二表面600、600’：第二线路层600a、600’a：顶表面602：第三接垫604：柱体700：介电层700a：顶表面800：电子装置802：主体804：导电元件900：导电端子OP：开口W1、W2、W3、W4：宽度具体实施方式图1A至图1J为依据本专利技术一实施例的封装结构10的制作流程剖面示意图。参照图1A，提供载体基板100。载体基板100包括金属载体基板、玻璃载体基板或硅晶圆基板。举例来说，在本实施例中，可利用金属载体基板作为载体基板100。在其他实施例所利用的载体基板的其它材料也可用于本实施例中。在载体基板100上形成第一线路层200。在一些实施例中，在载体基板100上形成第一线路层200可以通过例如无电镀制程(electrolessplatingprocess)、化学镀制程(chemicalplatingprocess)、热蒸镀制程(thermalevaporationprocess)或溅射制程(sputteringprocess)。举例来说，可以通过上述方法在载体基板100上形成金属层(未示出)。之后，可以在金属层上进行黄光微影制程(photolithography)来图案化金属层，以形成第一线路层200。第一线路层200的材料包括铜、锡、金、镍、焊料或其它导电材料。第一线路层200包括多个第一接垫200a和多个第二接垫200b。第一接垫200a围绕第二接垫200b。举例来说，第一接垫200a可以形成在周边区域中，而第二接垫200b可以形成在主动区域/芯片贴附区域中。值得注意的是，第一线路层200还包括在图1A的剖面图中未示出的多条迹线。多个导电结构202形成在第一接垫200a之上，并且电性连接至第一接垫200a。导电结构202的材料包括铜、锡、金、镍、焊料或其它导电材料。在一些实施例中，导电结构202的侧壁基本上是直的。另外，每个导电结构202可以是单层结构或多层结构。在一些实施例中，每个导电结构202可以是由铜、金、镍或焊料所形成的单层结构。在一些替代的实施例中，每个导电结构202可以是由铜焊料或铜镍焊料等所形成的多层结构。在一些实施例中，导电结构202可以是导电柱。导电柱可通过黄光微影制程和镀制程来形成。举例来说，当通过黄光微影制程和镀制程形成导电柱时，第一接垫200a可以作为晶种层。然而，本专利技术并不限于此。在一些替代的实施例中，可以在第一接垫200a上形成额外的晶种层。在载体基板100上形成光罩(未示出)。光罩包括对应于晶种层(第一接垫200a)的多个开口。也就是说，开口暴露出第一接垫200a的一部分。之后，通过镀制程将导电结构202填充至光罩的开口中。镀制程例如是电镀(electro-plating)、无电镀(electroless-plating)、浸渍电镀(immersionplating)等。此后，移除光罩，以形成多个导电柱(导电结构202)。替代地，导电柱可以通过取放制程(pick-and-placeprocess)来形成。举例来说，可以采用取放工具。取放工具拣取预制的导电柱(例如金柱、铜柱、镍柱等)，并将预制的导电柱放置在相应的第一接垫200a上。如图1A所示，每个第一接垫200a的宽度W1大于每个导电结构202的宽度W2。举例来说，每个第一接垫200a的宽度W1可以在145μm至175μm的范围内，并且每个导电结构202的宽度W2可以相应地在80μm至120μm之间的范围内。参照图1B，在载体基板100上依次形成黏着层300和芯片400。在一些实施例中，在由第一接垫200a和导电结构202所界定的区域中形成黏着层300和芯片400。举例来说，如图1B所示，导电结构202可围绕芯片400和黏着层300。黏着层300重迭并密封第二接垫200b。换句话说，第二接垫200b嵌入在黏着层300中。在一些实施例中，黏着层300可以是晶粒贴附胶层(dieattachfilm，DAF)，以暂时地增强载体基板100和本文档来自技高网...

【技术保护点】
1.一种封装结构，其特征在于，包括：绝缘密封体，具有第一表面及相对于所述第一表面的第二表面；黏着层，嵌入在所述绝缘密封体中；第一线路层，具有嵌入在所述绝缘密封体中的至少一部分及嵌入在所述黏着层中的另外至少一部分，其中所述第一线路层包括多个第一接垫及多个第二接垫；芯片，设置于所述黏着层上并嵌入在所述绝缘密封体中，其中所述芯片包括通过所述绝缘密封体的所述第二表面所暴露出的多个连接端子；多个导电结构，嵌入在所述绝缘密封体中，其中所述导电结构电性连接至所述第一接垫，且所述绝缘密封体的所述第二表面暴露出所述导电结构的顶表面；介电层，设置于所述绝缘密封体的所述第二表面上；以及第二线路层，嵌入在所述介电层中，其中所述第二线路层电性连接至所述导电结构及所述连接端子，且所述介电层暴露出所述第二线路层的顶表面。

【技术特征摘要】
2017.04.26 US 15/497,2101.一种封装结构，其特征在于，包括：绝缘密封体，具有第一表面及相对于所述第一表面的第二表面；黏着层，嵌入在所述绝缘密封体中；第一线路层，具有嵌入在所述绝缘密封体中的至少一部分及嵌入在所述黏着层中的另外至少一部分，其中所述第一线路层包括多个第一接垫及多个第二接垫；芯片，设置于所述黏着层上并嵌入在所述绝缘密封体中，其中所述芯片包括通过所述绝缘密封体的所述第二表面所暴露出的多个连接端子；多个导电结构，嵌入在所述绝缘密封体中，其中所述导电结构电性连接至所述第一接垫，且所述绝缘密封体的所述第二表面暴露出所述导电结构的顶表面；介电层，设置于所述绝缘密封体的所述第二表面上；以及第二线路层，嵌入在所述介电层中，其中所述第二线路层电性连接至所述导电结构及所述连接端子，且所述介电层暴露出所述第二线路层的顶表面。2.根据权利要求1所述的封装结构，其中所述第二线路层包括多个第三接垫及在所述第三接垫上的多个柱体，且每个所述第三接垫的宽度大于每个所述柱体的宽度。3.根据权利要求1所述的封装结构，其中所述第二线路层的所述顶表面与所述介电层的顶表面共面，且所述介电层的所述顶表面形成为具有多个开口，以暴露出所述第二线路层的所述顶表面的至少一部分。4.根据权利要求1所述的封装结构，还包括在所述绝缘密封体的所述第一表面上的多个导电端子以及设置于所述介电层上的多个电子装置，其中所述导电端子电性连接至所述第一线路层的所述第一接垫及所述第二接垫，所述电子装置电性连接至所述第二线路层。5.根据权利要求1所述的封装结构，其中每个所述第一接垫的宽度大于每个所述导电结构的宽度，所述导电结构围绕所述芯片及所述黏着层，所述黏着层的底表面与所述绝缘密封体的所述第一表面共面。6.一种封装结构的制作方法，其特征在于，包括：提供载体基板；在所述载体基板上形成第一线路层，其中所述第...

【专利技术属性】
技术研发人员：徐宏欣，陈裕纬，
申请(专利权)人：力成科技股份有限公司，
类型：发明
国别省市：中国台湾,71