改善低介电材料层与氮氧化硅层之间介面的方法技术

本发明专利技术公开一种改善低介电材料层与氮氧化硅层之间介面的方法，其步骤包含形成一低介电材料层以及在所述低介电(low‑k)材料层上形成与其接触的一氮氧化硅(SiON)层，其中形成所述氮氧化硅层的步骤包含先对所述低介电材料层的表面进行一原位氦处理，接着在同一制作工艺腔体中形成所述氮氧化硅层。

【技术实现步骤摘要】
改善低介电材料层与氮氧化硅层之间介面的方法
本专利技术涉及一种半导体制作工艺，特别是涉及一种改善低介电材料层与上层之间的介面的方法。
技术介绍
半导体元件的尺寸在其专利技术以来的数十年间急遽地缩小，现今半导体工厂所制作元件的特征尺寸主流为14纳米或16纳米，未来不久工厂就会开始生产尺寸更小的元件。为了要进一步缩小集成电路上的元件尺寸，业界必须要使用低阻值导电材料与低介电常数绝缘体。低介电常数薄膜特别适合用作为金属沉积前介电层(pre-metaldielectric，PMD)以及金属间介电层(inter-metaldielectric，IMD)来减少互连金属的RC时间延迟，避免不同金属层之间的串扰，以及降低元件的能耗。以传统化学气相沉积(CVD)方式沉积的未掺杂的氧化硅膜的介电常数(k)约为4.0至4.2，一般低介电材料的介电常数小于3.9上下，而超低介电常数(ultralow-k)材料的介电常数甚至可低至2.6以下。低介电常数材料的缺点在于其与上下层结构之间的粘着性不佳，容易有脱层的问题发生。此外，如图1所示，当其上下层结构的强度与低介电常数材料的强度相差过大时，进行蚀刻制作工艺后吃本文档来自技高网...

【技术保护点】
1.一种改善低介电材料层与氮氧化硅层之间介面的方法，其特征在于，包含：形成一低介电材料层；以及在该低介电材料层上形成与该低介电材料层接触的一氮氧化硅层，其中形成该氮氧化硅层的步骤包含先对该低介电材料层的表面进行一原位(in‑situ)氦处理，接着在同一制作工艺腔体中形成该氮氧化硅层。

【技术特征摘要】
1.一种改善低介电材料层与氮氧化硅层之间介面的方法，其特征在于，包含：形成一低介电材料层；以及在该低介电材料层上形成与该低介电材料层接触的一氮氧化硅层，其中形成该氮氧化硅层的步骤包含先对该低介电材料层的表面进行一原位(in-situ)氦处理，接着在同一制作工艺腔体中形成该氮氧化硅层。2.如权利要求1所述的改善低介电材料层与氮氧化硅层之间介面的方法，还包含在形成该氮氧化硅层后在该氮氧化硅层上形成一氮化钛层。3.如权利要求1所述的改善低介电材料层与氮氧化硅层之间介面的方法，还包含在形成该氮化钛层后在该氮化钛层上形成一氧化硅层。...

【专利技术属性】
技术研发人员：杨风波，
申请(专利权)人：联芯集成电路制造厦门有限公司，联华电子股份有限公司，
类型：发明
国别省市：福建,35