半导体装置结构的形成方法制造方法及图纸

根据一些实施例，提供半导体装置结构及其形成方法。上述方法包含沉积含有Al原子的第一层，以覆盖第一介电层及第一导电部件。此外，上述方法包含沉积含有N原子的第二层于第一层上，使得第一层和第二层形成了包含氮化铝的蚀刻停止层。蚀刻停止层包含空位，且具有铝相对于铝及氮(Al/Al+N)的原子百分比。上述方法也包含用额外的N原子填入蚀刻停止层内的空位，以减少铝相对于铝及氮的原子百分比。此外，上述方法包含形成第二介电层于蚀刻停止层上。上述方法也包含形成第二导电部件于第二介电层和蚀刻停止层内，使第二导电部件连接至第一导电部件。

Forming method of semiconductor device structure

According to some embodiments, a semiconductor device structure and a forming method are provided. The method includes depositing a first layer containing Al atoms to cover the first dielectric layer and the first conductive component. In addition, the method includes depositing a second layer containing N atoms on the first layer, which forms an etching stop layer containing AlN atoms on the first layer and the second layer. The etch stop layer contains vacancies and has an atomic percentage of aluminum relative to aluminum and nitrogen (Al/Al+N). The method also includes filling vacancies in the etching stop layer with additional N atoms to reduce the atomic percentages of aluminium relative to aluminium and nitrogen. In addition, the above method includes forming a second dielectric layer on the etching stop layer. The method also includes forming a second conductive component in a second dielectric layer and an etching stop layer to connect the second conductive component to the first conductive component.

【技术实现步骤摘要】
半导体装置结构的形成方法
本专利技术一些实施例涉及半导体装置结构及其形成方法，特别涉及半导体装置的内连线结构及其形成方法。
技术介绍
半导体集成电路(integratedcircuit，IC)产业已历经了快速的成长。集成电路材料及设计的技术的进步造成集成电路世代的产生，每一世代的电路比前一世代更小且更复杂。在集成电路的发展过程中，通常增加了功能密度(即，每单位晶片面积所内连接的装置的数量)，却降低了几何尺寸(即，工艺中所能制造出的最小元件)。尺寸缩小所带来的好处通常包括提高生产效率及降低相关成本。然而，上述发展增加了加工及制造集成电路的复杂性。由于结构尺寸持续缩小，工艺难度也随的提高。在半导体装置越来越小的情况下维持半导体装置的可靠度是现有工艺的挑战。
技术实现思路
根据一些实施例，提供半导体装置结构的形成方法。上述方法包含形成第一介电层于半导体基底上。上述方法也包含形成第一导电部件于第一介电层内。上述方法还包含沉积包含Al原子的第一层，以覆盖第一介电层及第一导电部件。此外，上述方法包含沉积包含N原子的第二层于第一层上，使得第一层和第二层形成包含氮化铝的蚀刻停止层。蚀刻停止层包含空位且具有铝相对于铝及氮(Al/Al+N)的原子百分比。上述方法也包含用额外的N原子填入蚀刻停止层内的空位，以减少铝相对于铝及氮的原子百分比。上述方法还包含形成第二介电层于蚀刻停止层上。此外，上述方法包含形成第二导电部件于第二介电层和蚀刻停止层内，且第二导电部件连接至第一导电部件。附图说明本公开的各种样态最好的理解方式为阅读以下说明书的详说明并配合所附图式。应该注意的是，本公开的各种不同特征部件并未依据工业标准作业的尺寸而绘制。事实上，为使说明书能清楚叙述，各种不同特征部件的尺寸可以任意放大或缩小。第1A至1E图是根据一些实施例，形成半导体装置结构的工艺在不同阶段下的剖面图；第2A至2E图是根据一些实施例，形成半导体装置结构的工艺在不同阶段下的剖面图。其中，附图标记说明如下：100～半导体基底110～介电层110S～表面120～导电部件130～蚀刻停止层130A～部份130S～表面131～原子132～原子133～原子140～保护层150～介电层160～开口170～导电部件180～内连线结构200～前驱物210～前驱物230～反应物240～空位具体实施方式要了解的是本说明书以下的公开内容提供许多不同的实施例或范例，以实施本专利技术的不同特征部件。而本说明书以下的公开内容是叙述各个构件及其排列方式的特定范例，以求简化专利技术的说明。当然，这些特定的范例并非用以限定本专利技术。例如，若是本说明书以下的公开内容叙述了将一第一特征部件形成于一第二特征部件之上或上方，即表示其包含了所形成的上述第一特征部件与上述第二特征部件是直接接触的实施例，还包含了将附加的特征部件形成于上述第一特征部件与上述第二特征部件之间，而使上述第一特征部件与上述第二特征部件可能未直接接触的实施例。另外，本专利技术的说明中不同范例可能使用重复的参考符号及/或用字。这些重复符号或用字为了简化与清晰的目的，并非用以限定各个实施例及/或所述外观结构之间的关系。再者，为了方便描述图式中一元件或特征部件与另一(多个)元件或(多个)特征部件的关系，可使用空间相关用语，例如”在…之下”、”下方”、”下部”、”上方”、”上部”及类似的用语。除了图式所显示的方位之外，空间相关用语涵盖使用或操作中的装置的不同方位。例如，若翻转图式中的装置，描述为位于其他元件或特征部件”下方”或”在…之下”的元件，将定位为位于其他元件或特征部件”上方”。因此，范例的用语”下方”可涵盖上方及下方的方位。所述装置也可被另外定位(例如，旋转90度或者位于其他方位)，并对应地解读所使用的空间相关用语的描述。本专利技术提供许多实施例。可提供额外的操作在这些实施例所述的阶段之前、之中及/或之后。在不同的实施例，这些阶段可被省略或取代。可在半导体装置结构内增加额外的部件(feature)。在不同的实施例，下述的部件可被省略或取代。在一些实施例所述的操作是以特定的顺序执行，然而这些操作可以其他合理的顺序执行。第1A至1E图是根据一些实施例，形成半导体装置结构的工艺在不同阶段下的剖面图。如第1A图所示，提供半导体基底100。在一些实施例，半导体基底100为块材半导体基底，例如半导体晶片。例如，半导体基底100为硅晶片。半导体基底100可包含硅或其他元素半导体材料，例如锗。在其他实施例，半导体基底100包含化合物半导体。化合物半导体可包含硅锗、砷化镓、碳化硅、砷化铟、磷化铟、其他适合的化合物半导体，或上述组合。在一些实施例，半导体基底100包含绝缘上覆半导体(semiconductor-on-insulator，SOI)基底。SOI基底可用晶片接合工艺、硅膜转移工艺、植氧分离(separationbyimplantationofoxygen，SIMOX)工艺、其他适合的方法，或上述组合制造。在一些实施例，在半导体基底100内及/或上方，形成了各种不同的装置元件。为了简洁，图式中并未显示上述装置元件。上述各种不同的装置元件包含晶体管、二极体、其他适合的元件或上述组合。例如，晶体管可为金属氧化物半导体场效晶体管(metaloxidesemiconductorfieldeffecttransistor，MOSFET)、互补式金属氧化物半导体晶体管(complementarymetaloxidesemiconductor，CMOS)晶体管、双极性接面型晶体管(bipolarjunctiontransistor，BJT)、高压晶体管、高频晶体管、p型通道及/或n型通道场效晶体管(PFETs/NFETs)等。使用各种不同的工艺以形成各种不同的装置元件，例如沉积、蚀刻、注入、光刻、退火、平坦化、其他适合的工艺或上述组合。在一些实施例，隔离部件(未显示)形成于半导体基底100内。隔离部件用来定义主动区及电性绝缘形成在主动区内，且位于半导体基底100内及/或上方各种不同的装置元件。在一些实施例，隔离部件包含浅沟槽隔离(shallowtrenchisolation，STI)部件、局部氧化硅(localoxidationofsilicon，LOCOS)部件、其他适合的隔离部件或上述组合。在一些实施例，内连线结构(例如第1E图所示的内连线结构180)形成于半导体基底100上。内连线结构包含多层介电层，其含有层间介电(interlayerdielectric，ILD)层及一或多层的层间金属介电(inter-metaldielectric，IMD)层。内连线结构还包含多个形成于ILD及IMD层内的导电部件。导电部件可包含导线、导孔及/或导电接触窗。各种不同的装置元件经由位于半导体基底100上的内连线结构而互相连接，以形成集成电路装置。集成电路装置包含逻辑装置、储存装置(例如静态随机存取储存器(staticrandomaccessmemory，SRAM))、射频(radiofrequency，RF)装置、输入/输出(input/output，I/O)装置、系统单芯片(system-on-chip，SoC)装置、影像感测器装置、其他适合的装置类型或上述组合。如第1A图本文档来自技高网...

【技术保护点】
1.一种半导体装置结构的形成方法，包括：形成一第一介电层于一半导体基底上；形成一第一导电部件于所述第一介电层内；沉积一第一层，其包括铝原子，以覆盖所述第一介电层及所述第一导电部件；沉积一第二层于所述第一层上，所述第二层包括氮原子，使得所述第一层及所述第二层形成一蚀刻停止层，所述蚀刻停止层包括氮化铝，其中所述蚀刻停止层包括一空位，并且具有铝相对于铝及氮的一原子百分比；用额外的氮原子填入所述蚀刻停止层的所述空位，以减少铝相对于铝及氮的所述原子百分比；形成一第二介电层于所述蚀刻停止层上；以及形成一第二导电部件于所述第二介电层及所述蚀刻停止层内，使所述第二导电部件连接至所述第一导电部件。

【技术特征摘要】
2017.04.20 US 15/492,6031.一种半导体装置结构的形成方法，包括：形成一第一介电层于一半导体基底上；形成一第一导电部件于所述第一介电层内；沉积一第一层，其包括铝原子，以覆盖所述第一介电层及所述第一导电部件；沉积一第二层于所述第一层上，所述第二层包括氮原子，使得所述第一层...

【专利技术属性】
技术研发人员：林志男，李宗达，陈莉，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71