具有多个接触插塞的装置及其制造方法制造方法及图纸

一种具有多个接触插塞的装置及其制造方法。多个接触插塞的制造方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。方法包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成电性耦合至源极/漏极区的下源极/漏极接触插塞。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。

Device with multiple contact plugs and manufacturing method thereof

A device with multiple contact plugs and a manufacturing method thereof. The manufacturing methods of multiple contact plugs include forming transistors, which include forming source/drain regions on the side of virtual gate stacks, forming a first interlayer dielectric layer covering source/drain regions, and replacing virtual gate stacks with gate stacks. The method includes forming a second interlayer dielectric layer over the first interlayer dielectric layer and replacing the gate stack, and forming a lower source/drain contact plug electrically coupled to the source/drain region. The third layer dielectric layer is formed above the second interlayer dielectric layer. The gate contact plug is formed in the second interlayer dielectric layer and the third interlayer dielectric layer. The upper source / drain contact plug is formed to overlap and contact the source / drain contact plug. The upper source / drain contact plug and the grid contact plug are formed by different materials.

【技术实现步骤摘要】
具有多个接触插塞的装置及其制造方法
本揭露是有关于一种多个接触插塞的制造方法，且特别是有关于一种根据各个接触插塞的需求，例如：深宽比或电阻率，制造多个接触插塞的方法。
技术介绍
在晶体管制造中，金属被用以形成接触插塞和金属栅极。接触插塞被用来连接至晶体管的源极和漏极区以及栅极。在形成接触插塞的一般制造制程中，第一源极/漏极接触插塞是形成于第一层间介电层中，且第一源极/漏极接触插塞电性连接至源极/漏极区。然后，形成接触蚀刻停止层和第二层间介电层，以及形成栅极接触开口并延伸至第二层间介电层、接触蚀刻停止层和第一层间介电层中，以暴露出下方的金属栅极。源极/漏极接触开口也形成并延伸至第二层间介电层和接触蚀刻停止层中，以暴露出第一源极/漏极接触插塞。然后，以导电材料填充栅极接触开口和源极/漏极接触开口，以形成栅极接触插塞和第二源极/漏极接触插塞。在此制程中所形成的接触插塞可能有空洞形成于其中的困扰，特别是具有高深宽比的栅极接触插塞。
技术实现思路
根据本揭露的一些实施例，方法包括形成晶体管，其包含形成源极/漏极区于虚拟栅极堆叠的一侧，形成第一层间介电层覆盖源极/漏极区，以及以取代栅极堆叠取代虚拟栅极堆叠。上述方法还包括形成第二层间介电层于第一层间介电层以及取代栅极堆叠上方，以及形成下源极/漏极接触插塞，所述下源极/漏极接触插塞电性耦合至源极/漏极区。下源极/漏极接触插塞穿过第一层间介电层和第二层间介电层。第三层间介电层形成于第二层间介电层上方。栅极接触插塞形成于第二层间介电层和第三层间介电层中。上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。上源极/漏极接触插塞穿过第三层间介电层。上源极/漏极接触插塞和栅极接触插塞是由不同材料所形成。根据本揭露的一些实施例，方法包括形成具有栅极堆叠以及位于栅极堆叠的一侧的源极/漏极区的晶体管，其中栅极堆叠位于第一层间介电层中；以及，形成下源极/漏极接触插塞，所述下源极/漏极接触插塞电性耦合至源极/漏极区。在第一制程操作中，栅极接触插塞被形成于栅极堆叠上方并接触栅极堆叠。在第二制程操作中，上源极/漏极接触插塞被形成以重叠并接触下源极/漏极接触插塞。蚀刻停止层是形成于上源极/漏极接触插塞和栅极接触插塞上方，并接触上源极/漏极接触插塞和栅极接触插塞。根据本揭露的一些实施例，装置包括第一层间介电层、于第一层间介电层中的栅极堆叠、于第一层间介电层上方的第二层间介电层、相邻于栅极堆叠的源极/漏极区域，以及位于源极/漏极区域上方并耦合至源极/漏极区域的下源极/漏极接触插塞。下源极/漏极接触插塞穿过第一层间介电层和第二层间介电层。上源极/漏极接触插塞位于下源极/漏极接触插塞上方并接触下源极/漏极接触插塞。栅极接触插塞位于栅极堆叠上方并接触栅极堆叠。上源极/漏极接触插塞以及栅极接触插塞是由不同材料所形成。附图说明通过以下详细说明并配合附图阅读，可更容易理解本揭露。在此强调的是，按照产业界的标准做法，各种特征并未按比例绘制，仅为说明的用。事实上，为了清楚的讨论，各种特征的尺寸可任意放大或缩小。图1至图26为根据一些实施例的形成晶体管的中间制程的立体图和剖面图；图27是根据一些实施例绘示形成晶体管和接触插塞的制程流程图。具体实施方式下面的揭露提供了许多不同的实施例或例示，用于实现本揭露的不同特征。部件和安排的具体实例描述如下，以简化本揭露的揭露。当然，这些是仅仅是例示并且不意在进行限制。例如，在接着的说明中叙述在第二特征上方或上形成第一特征可以包括在第一和第二特征形成直接接触的实施例，并且还可以包括一附加特征可以形成第一特征的形成第一和第二特征之间的实施例，从而使得第一和第二特征可以不直接接触。此外，本公开可以在各种例示重复元件符号和/或字母。这种重复是为了简化和清楚的目的，并不在本身决定所讨论的各种实施例和/或配置之间的关系。此外，空间相对术语，如“之下”、“下方”、“低于”、“上方”、“高于”等，在本文中可以用于简单说明如图中所示元件或特征对另一元件(多个)或特征(多个特征)的关系。除了在附图中描述的位向，空间相对术语意欲包含元件使用或步骤时的不同位向。元件可以其他方式定位(旋转90度或者在其它方位)，并且本文中所使用的相对的空间描述，同样可以相应地进行解释。根据许多示范的实施例提供晶体管及其制造方法。根据许多实施例绘示制造晶体管的中间制程。一些实施例的一些变化将于下述讨论。在许多附图和绘示的实施例中，相似的元件符号是用来指定相似的元件。在所绘示的示范实施例中，鳍状场效晶体管(FinFET)的形成是用以说明本揭露的概念。然而，平面晶体管也可采用本揭露的概念。图1至图26根据本揭露的一些实施例绘示形成鳍状场效晶体管的中间制程的立体图和剖面图。图1至图26的操作也可示意地反映于图27的制程流程图中。图1绘示初始结构的立体图。初始结构包括晶圆10，其还包括基材20。基材20可为半导体基材，其可为硅基材、硅锗基材或其他半导体材料所形成的基材。基材20可被p型杂质或n型杂质所掺杂。可形成如浅沟渠隔离区(STI)的隔离区22，并从基材20的顶面延伸至基材20中。于相邻浅沟渠隔离区22之间的部分基材20可视为半导体条24。在一些示范的实施例中，半导体条24的顶面和浅沟渠隔离区22的顶面可实质为彼此等高。浅沟渠隔离区22可包括衬氧化层(lineroxide；未绘示)，其可为基材20的表面层经热氧化后所形成的热氧化物。衬氧化层也可为沉积的氧化硅层，其例如使用原子层沉积、高密度等离子化学气相沉积或化学气相沉积来形成。浅沟渠隔离区22也可包括位于衬氧化层上方的介电材料，其中所述介电材料可使用可流动化学气相沉积、旋转涂布或类似制程来形成。请参考图2，浅沟渠隔离区22被凹陷，使得半导体条24的上部分突出，并高于浅沟渠隔离区22的顶面，以形成突出鳍24’。位于浅沟渠隔离区22中的半导体条24的一部分仍视为半导体条。可使用干式蚀刻制程进行上述蚀刻，其中氟化氢(HF3)和氨气(NH3)可做为蚀刻气体。在蚀刻制程中，可产生等离子。氩气也可包括于其中。根据本揭露一些其他的实施例，凹陷浅沟渠隔离区22可使用湿式蚀刻制程来进行。而蚀刻化学物质可例如包括氢氟酸(HF)。请参考图3，虚拟栅极堆叠30形成于突出鳍24’的顶表面和侧壁上。需明白的是，虽然为清楚说明而绘示二个虚拟栅极堆叠30，但可形成单一个或多于二个的虚拟栅极堆叠，每个虚拟栅极堆叠彼此平行，而多个虚拟栅极堆叠与相同的一或多个半导体鳍24’相交。虚拟栅极堆叠30可包括虚拟栅极介电层32和位于虚拟栅极介电层32上方的虚拟栅极电极34。虚拟栅极电极34可例如由多晶硅形成，且也可使用其他材料来形成。每个虚拟栅极堆叠30也可包括一(或多个)硬式罩幕层36，所述硬式罩幕层36位于个别的虚拟栅极电极34上方。硬式罩幕层36可由氮化硅、碳氮化硅(siliconcarbo-nitride)或其类似物所形成。虚拟栅极堆叠30也具有垂直于纵向的突出鳍24’的纵向方向。接下来，栅极间隙壁38形成于虚拟栅极堆叠30的侧壁上。根据本揭露的一些实施例，栅极间隙壁38由如碳氮化硅(SiCN)、氮化硅或其类似物的介电材料所形成，且栅极间隙壁38可具有单层结构或包含多个介电层的多层结构。根据本文档来自技高网...

【技术保护点】
1.一种多个接触插塞的制造方法，其特征在于，包含：形成一晶体管，包含：形成一源极/漏极区于一虚拟栅极堆叠的一侧；形成一第一层间介电层，其中该第一层间介电层覆盖该源极/漏极区；以及以一取代栅极堆叠取代该虚拟栅极堆叠；形成一第二层间介电层于该第一层间介电层及该取代栅极堆叠上方；形成一下源极/漏极接触插塞，其中该下源极/漏极接触插塞电性耦合至该源极/漏极区，其中该下源极/漏极接触插塞穿过该第一层间介电层和该第二层间介电层；形成一第三层间介电层于该第二层间介电层上方；形成一栅极接触插塞于该第二层间介电层和该第三层间介电层中；以及形成一上源极/漏极接触插塞，其中该上源极/漏极接触插塞重叠并接触该下源极/漏极接触插塞，其中该上源极/漏极接触插塞穿过该第三层间介电层，且该上源极/漏极接触插塞和该栅极接触插塞是由不同材料所形成。

【技术特征摘要】
2017.04.18 US 15/490,4391.一种多个接触插塞的制造方法，其特征在于，包含：形成一晶体管，包含：形成一源极/漏极区于一虚拟栅极堆叠的一侧；形成一第一层间介电层，其中该第一层间介电层覆盖该源极/漏极区；以及以一取代栅极堆叠取代该虚拟栅极堆叠；形成一第二层间介电层于该第一层间介电层及该取代栅极堆叠上方；形成一下源极/漏极接触插塞，其中该下源极/漏极接触插塞电性耦合至该源极/漏极区，其中该下源极/漏极接触插塞穿过该第一层间介电层和该第二层间介电层；形成一第三层间介电层于该第二层间介电层上方；形成一栅极接触插塞于该第二层间介电层和该第三层间介电层中；以及形成一上源极/漏极接触插塞，其中该上源极/漏极接触插塞重叠并接触该下源极/漏极接触插塞，其中该上源极/漏极接触插塞穿过该第三层间介电层，且该上源极/漏极接触插塞和该栅极接触插塞是由不同材料所形成。2.根据权利要求1所述的多个接触插塞的制造方法，其特征在于，该栅极接触插塞的一深宽比大于该上源极/漏极接触插塞的一深宽比，且该栅极接触插塞具有高于该上源极/漏极接触插塞的一电阻率。3.根据权利要求1所述的多个接触插塞的制造方法，其特征在于，该上源极/漏极接触插塞及该栅极接触插塞是通过分开的制程所形成；该栅极接触插塞的一整体是由沉积一均相材料所形成，该上源极/漏极接触插塞是通过沉积一复合结构所形成，且该复合结构包含一下层和位于该下层上方的一上层；该均相材料为金属氮化物；或该金属氮化物为氮化钛。4.根据权利要求1所述的多个接触插塞的制造方法，其特征在于，以该取代栅极堆叠取代该虚拟栅极堆叠的操作包含：移除该虚拟栅极堆叠，以形成一沟渠于该第一层间介电层中；形成一栅极间隙壁于该沟渠中；以及形成该取代栅极堆叠于该沟渠中，或其中形成该下源极/漏极接触插塞的操作包含：蚀刻该第二层间介电层及该第一层间介电层，以形成一源极/漏极接触开口；形成一接触间隙壁于该源极/漏极开口中，包含形成一高介电常数间隙壁；以及将一金属材料填充至该源极/漏极开口中，以形成该下源极/漏极接触插塞。5.一种多个接触插塞的制造方法，其特征在于，包含：形成包含一栅极堆叠及位于该栅极堆叠的一侧的一源极/漏极区的一晶体管，其中该栅极堆叠位于一第一层间介电层中；形成一下源极/漏极接触插塞，其中该下源极/漏极接触插塞电性耦合至该源极/漏...

【专利技术属性】
技术研发人员：王朝勳，杨復凱，王美匀，赵高毅，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：中国台湾,71